基于CPLD的SPI-GPIO接口模块的设计.pdfVIP

学兔兔 l 訇 似 基于CPLD的SPI—GPIO接 口模块的设计 DesignofSPI-GP10 interfacem odulebasedonCPLD 卫军朝 ，‘张国渊’，陈 矗’，闰秀天 WEIJun-chao。，ZHANG Guo．yuan。CHENYao’。YANXiu．tian (1．西北工业大学机电学院，西安710072；2．思克莱德大学 设计制造工程管理系，格拉斯哥G128QQ) 摘 要：本文设计了一种基于CPLD的SPI．3(PIO模块，使得主芯片通过SPI接口与CPLD通信，以实现 系统IO扩展的功能。鉴于CPLD中的功能模块应该在满足使用要求的情况下尽可能地降低模块 所占用的资源和运行频率，该设计避免了采用高速率时钟信号采样低速率SPI信号的方式，而 是直接采用主芯片的SPI接口信号SOK作为模块的驱动时钟，制定了数据帧协议，并在通信协 议中引人了2个冗余位来满足时钟信号的要求。综合结果表明，该设计能够降低模块占用的资 源，仿真和实际测试验证了该模块的功能。 关键词：SPI-3(PIO；通信协议 ；MOU；CPLD 中圈分类号：TP391 文献标识码；A 文章编号：1009—0134(2013)07(上)一0117-03 Ooi；10．3969／J．issn．1009-0134．2013．07(E)．35 0 引言 1 SPI总线概述 嵌入式系统越来越广泛地应用于各类机 电装 SPI总线口卅是由Motorola公司提出的一种高 备中，随着MCU市场的激烈竞争和 日益先进的技 速同步串行通信总线，容许CPU与各种外围接 口 术，MCU的功能越来越强大，对于一般的较小系 器件以串行方式进行通讯。SPI总线由四根线(图 统，MCU凭借其丰富的片上资源和强大的计算性 1)组成：串行时钟线SCK，主机输 出从机输入线 能，足以完成系统的绝大多数任务。如TI公司的 MOSI，主机输入从机输出线MISO，以及从机选 芯片LM3S9B96l【】， 除了通常的片上模块外，还 择线CS。SPI总线中所有的数据传输由主机所产生 包含了机 电领域所感兴趣的PWM模块、正交编 的时钟SCK来进行同步，每一个时钟传送1比特数 码器输入模块、比较器模块、ADC模块和片上电 据。 压调整器等模块。LM3S9B96还包含有丰富的通 2 基于CPLD的SPI—GPIO接 口模块 信接 口，如UART，SSI，I2C，CAN，EthernetMAC和 PHY，以及USB。这些片上资源大大简化了系统 的设计 的设计，降低产品的成本，并且提高了系统的稳 某些型号的CPLD也已经包含有SPI接 口的硬 定性。然而，在系统设计时常常遇到的一个问题 核，如Lattice公司的MachXO2系列 】。直接使用 是MCU的片上IO口数量不能满足系统的要求，这 SPI硬核固然方便，但往往在某些CPLD中并没 时便需要外扩IO口。 目前一种主流的架构设计是 有SP I硬核，即便有SP I硬核，也常常存在 采用主从处理器结构 ，如MCU+FPGA／CPLD， 着一些缺点。首先是数据帧协议冗长，比如写 8 这样IO口扩展常常在FPGA／CPLD上实现。对于