计算机组成原理（蒋本珊）第4章-出版社.pptVIP

4.1 基本算术运算的实现 全加器的逻辑表达式为 Si=Ai⊕Bi⊕Ci-1 Ci=AiBi+(Ai⊕Bi)Ci-1 2.串行加法器与并行加法器 在串行加法器中，只有一个全加器，数据逐位串行送入加法器进行运算。 如果操作数长n位，加法就要分n次进行，每次只能产生一位和。 4.1 基本算术运算的实现 并行加法器由多个全加器组成，其位数的多少取决于机器的字长，数据的各位同时运算。 并行加法器虽然操作数的各位是同时提供的，但低位运算所产生的进位有可能会影响高位的运算结果。例如：11…11和00…01相加，最低位产生的进位将逐位影响至最高位。因此，并行加法器的最长运算时间主要是由进位信号的传递时间决定的。提高并行加法器速度的关键是尽量加快进位产生和传递的速度。 4.1 基本算术运算的实现 4.1.2 进位的产生和传递 进位表达式　 　　 Ci=AiBi+(Ai⊕Bi)Ci-1 4.1 基本算术运算的实现 把n个全加器串接起来，就可进行两个n位数的相加。串行进位又称行波进位，每一级进位直接依赖于前一级的进位，即进位信号是逐级形成的。 4.1 基本算术运算的实现 串行进位链的总延迟时间与字长成正比。假定，将一级门的延迟时间定为ty，从上述公式中可看出，每形成一级进位的延迟时间为2ty。在字长为n位的情况下，若不考虑Gi、Pi的形成时间，从C0→Cn的最长延迟时间为2nty。 4.1 基本算术运算的实现 4.1.3 并行加法器的快速进位 1.并行进位方式 并行进位又叫先行进位、同时进位，其特点是各级进位信号同时形成。 4.1 基本算术运算的实现 上述各式中所有各位的进位均不依赖于低位的进位，各位的进位可以同时产生。这种进位方式是快速的，若不考虑Gi、Pi的形成时间，从C0→Cn的最长延迟时间仅为2ty。随着加法器位数的增加，Ci的逻辑表达式会变得越来越长，所以，完全采用并行进位是不现实的。 4.1 基本算术运算的实现 2.分组并行进位方式 实际上，通常采用分组并行进位方式。这种进位方式是把n位字长分为若干小组，在组内各位之间实行并行快速进位，在组间既可以采用串行进位方式，也可以采用并行快速进位方式，因此有两种情况。 4.1 基本算术运算的实现 (1)单级先行进位方式 这种进位方式又称为组内并行、组间串行方式。以16位加法器为例，可分为四组，每组四位。第1小组组内的进位逻辑函数C1、C2、C3、C4的表达式与前述相同，C1～C4信号是同时产生的，从C0出现到产生C1～C4的延迟时间是2ty。 4.1 基本算术运算的实现 4.1 基本算术运算的实现 (2)多级先行进位方式 多级先行进位又称组内并行、组间并行进位方式。 字长为16位的两级先行进位加法器，第一小组的最高位进位C4： C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0 4.1 基本算术运算的实现 4.1 基本算术运算的实现 若不考虑Gi、Pi的形成时间，C0经过2ty产生第1小组的C1、C2、C3及所有组进位产生函数Gi*和组进位传递函数Pi*；再经过2ty，产生C4、C8、C12、C16；最后经过2ty后，才能产生第2、3、4小组内的C5～C7、C9～C11、C13～C15。 4.1 基本算术运算的实现 4.1 基本算术运算的实现 4.2 定点加减运算 例1：A=0.1011，B=-0.1110，求：A+B ∵[A]补=0.1011，[B]补=1.0010 0.1011 + 1.0010 4.2 定点加减运算 例2：A=0.1011，B=-0.0010，求：A-B ∵[A]补=0.1011，[B]补=1.1110， [-B]补=0.0010 0.1011 + 0.0010 4.2 定点加减运算 [X+Y]补=1,0010，X+Y=-1110B=-14D 两正数相加结果为-14D，显然是错误的。 例2：X=-1011B=-11D，Y=-111B=-7D [X]补=1,0101 [Y]补=1,1001 4.2 定点加减运算 为什么会发生这种错误呢？原因在于两数相加之和的数值已超过了机器允许的表示