第4章QuartusII使用方法嵌入式逻辑分析仪.ppt

4.10流水线乘法器的混合输入设计 图4-83 将LPM乘法器设置为流水线工作方式 4.10流水线乘法器的混合输入设计 图4-84 乘法累加器电路 4.10流水线乘法器的混合输入设计 图4-85 muladd工程仿真波形 4.10流水线乘法器的混合输入设计 图4-86 对乘法器选择不同设置后的编译报告 习 题 4-1. 如果不使用MegaWizard Plug-In Manager工具，如何在自己的设计中调用LPM模块？以计数器lpm_counter为例，写出调用该模块的程序，其中参数自定。 4-2. LPM_ROM、LPM_RAM、LPM_FIFO等模块与FPGA中嵌入的EAB，ESB，M4K有怎样的联系关系？ 4-3. 参考QuartusII的Help（Contents），详细说明LPM元件altcam、altsyncram、lpm_fifo、lpm_shiftreg的使用方法，以及其中各参量的含义和设置方法。 4-4. 如果要设计一8051单片机，如何为它配置含有汇编程序代码的ROM（文件）？ 4-5. 将例4-4的顶层程序和例4-3的ROM程序合并成为一个程序，要求用例化语句直接调用LPM模块altsyncram。编译验证，使之功能与原设计相同。 4-6. 根据例3-23设计8位左移移位寄存器，给出时序仿真波形。 4-7. 归纳利用QuartusII进行VHDL文本输入设计的流程：从文件输入一直到SignalTap II测试。 4-8. 如何为设计中的SignalTap II加入独立采用时钟？试给出完整的程序和对它的实测结果。 习 题 4-9. 参考Quartus?II的Help，详细说明Assignments菜单中Settings对话框的功能。 （1）说明其中的Timing Requirements Qptions的功能、使用方法和检测途径。 （2）说明其中的Compilation Process的功能和使用方法。 （3）说明Analysis Synthesis Setting的功能和使用方法，以及其中的Synthesis Netlist Optimization的功能和使用方法。 （4）说明Fitter Settings中的Design Assistant和Simulator功能，举例说明它们的使用方法。 4-10. 概述Assignments菜单中Assignment Editor的功能，举例说明。 4-11. 用74148和与非门实现8421BCD优先编码器，用3片74139组成一个5-24线译码器。 4-12. 用74283加法器和逻辑门设计实现一位8421BCD码加法器电路，输入输出均是BCD码，CI为低位的进位信号，CO为高位的进位信号，输入为两个1位十进制数A，输出用S表示。 4-13. 设计一个7人表决电路，参加表决者7人，同意为1，不同意为0，同意者过半则表决通过，绿指示灯亮；表决不通过则红指示灯亮。 4-14. 设计一个周期性产生二进制序列01001011001的序列发生器，用移位寄存器或用同步时序电路实现，并用时序仿真器验证其功能。 实 验 与 设 计 4-1. 组合电路的设计 实验目的：熟悉QuartusⅡ的VHDL文本设计流程全过程，学习简单组合电路的设计、多层次电路设计、仿真和硬件测试。 实验内容1：首先利用QuartusⅡ完成2选1多路选择器（例3-3）的文本编辑输入(mux21a.vhd)和仿真测试等步骤，给出图3-3所示的仿真波形。最后在实验系统上进行硬件测试，验证本项设计的功能。 实验内容2：将此多路选择器看成是一个元件mux21a，利用元件例化语句描述图3-18，并将此文件放在同一目录中。 实 验 与 设 计 以下是部分参考程序： ... COMPONENT MUX21A PORT ( a，b，s : IN STD_LOGIC; y : OUT STD_LOGIC); END COMPONENT ； ... u1 : MUX21A PORT MAP(a=a2，b=a3，s=s0，y=tmp); u2 : MUX21A PORT MAP(a=a1，b=tmp，s=s1，y=outy); END ARCHITECTURE BHV ; 按照本章给出的步骤对上例分别进行编译、综合、仿真。并对其仿真波形作出分析说明。 实 验 与 设 计 实验任务3：引脚锁定以及硬件下载测试。建议选实验电路模式5，用键1(PIO0)控制s0；用键2(PIO1)控制s1；a3、a2和a1分别接clock5、clock0和clock2