设计数字时钟电路设计.ppt

设计4 数字时钟电路设计 学习目的：掌握数字电路系统的设计方法、装调 技术及集成电路定时器555的使用。 一、设计课题：多功能数字时钟电路 功能要求： （1）基本功能（必做） ①准确计时，以数字形式显示时、分、秒的时间 ②小时的计时要求“24翻0”，分和秒要求60进位 ③校正时间 （2）扩展功能（选做） ①定时控制 ②报整点时数 二、数字时钟原理 三、主体电路的设计与装调 1.振荡器的设计 本课题采用集成电路定时器555与RC组成多谐振荡器，一方面是为了练习555集成块的使用，同时可节省器材。 2.分频器 3.计数器 秒、分为60进制计数器，时为24进制计数器 （1） 60进制计数器 由十进制和六进制级联而成。十进制由74LS90组成，六进制由74LS92组成，引脚图如下： 60进制计数器连线图 （2）二十四进制计数器 4.译码器和显示器 采用74LS48译码，与8421编码器配合 5.校时电路 采用74LS00(四—二与非门）74LS04(六反相器） 校时电路原理图 数字钟在指定的时刻发出信号，或驱动音响电路“闹时”；或对某装置的电源进行接通或断开“控制”。 不管是闹时还