64位微处理器-欢迎来到-中南大学.ppt

* 8288在PC/XT机中的连接 ALE DT/R DEN AIOWC AMWC IORC MWTC MRDC INTA S0 S1 S2 AEN CEN CLK IOB S0 S1 S2 AENBRD AEN CLK ALE（地址锁存信号） DT/R（数据传输方向） DEN（数据总线允许） IOW（写I/O） MEMW（写存储器） IOR（读I/O） MWTC（写存储器） MEMR（读存储器） INTA（中断响应） （8288工作在系统总线方式） * BX * 三、8086/8088的存储器管理 16位段地址 16位段内偏移 : 16位段地址 16位段内偏移 （左移四位） + 20位物理地址 = 6417H∶0100H 6417H×10H + 0100H = 64170H + 0100H = 64270H 采用了内存分段的办法，内存分为若干段，段的大小根据需要决定，最大为64KB * 1.3.6 时钟周期、总线周期和指令周期 每两个时钟脉冲上升（下降）沿之间的时间间隔称为T状态，也称为时钟周期（Clock Cycle） T CPU与存储器或输入/输出端口进行一次数据交换所花费的时间称为一个总线周期（Bus Cycle） 对于8088CPU, 它的总线周期是其与存储器或输入/输出端口存取一个字节所花费的时间。 执行一条指令所需要的时间称为指令周期（Instruction Cycle） * 指令周期 总线周期 …… 总线周期 时钟周期 时钟周期 时钟周期 时钟周期 …… …… 8088中，执行INC BYTE PTR[BX]指令（指令已在指令队列中）需要 个总线周期。 2 单周期指令CPU的指令周期只包含一个时钟周期 * 或 A19~A16/S6~S3 * * 掌握时序的重要性： 当CPU与存储器以及I/O端口连接时，要考虑如何正确地实现时序上的配合 当微机应用于实时控制时，必须估计或计算CPU完成操作所需要的时间，以便与控制过程配合 了解时序有利于我们深入地了解指令的执行过程 了解时序有利于我们利用汇编编写核心代码的时候，选用适当的指令，以尽量缩短指令的存储空间和指令的执行时间 思考：用一条指令让EBX寄存器清0，有几种办法，在X86不同的CPU中，哪种方案最好？ * 1.4.1 PC/XT机的基本结构 1.4 PC系列微机基本结构 微处理器8088 协处理器8087 ROM BIOS DRAM控制器 主板上的RAM 8253 定时/计数器 8259 中断控制器 8250串行通信控制器 8255 并行接口 8237 DMA控制器 DMA 页面寄存器 8个8位62引脚扩展插槽 PC总线 扩展总线缓冲 返回 * 1.4.2 386/486机的基本结构 微处理器80386/80486 总线控制器 Cache控制器 Cache 主存 80387 (386微机) 集成外围控制器 扩展总线控制器 实时时钟/日历 CMOS RAM ISA总线 CPU局部总线 * 1.4.3 南北桥结构的Pentium II微机 Pentium II 处理器 Pentium II 处理器 CPU前端总线 82443BX （北桥） 主存 支持SDRAM 66/100MHz 2×AGP 总线 图形设备 82371EB （PIIX4E） （南桥） ISA插槽 2个IDE接口 2个USB接口 I/O APIC PCI总线 PCI插槽 系统BIOS ISA总线 * 1.4.4 中心结构的Pentium III微机 键盘 鼠标 串行口 并行口 处理器 8XX系列 存储控制中心 中心高速接口 I/O控制中心 ICH2 固件中心 PCI槽 PCI总线 ATA 100/66/33 USB端口 AC’97编码 支持完整AC3 Super I/O LPC I/F AGP图形控制器 主存储器 处理器 CPU前端总线 LAN连接 * 1.4.5 使用875芯片组的Pentium 4微机 *GbE=Giga bit Ethernet *HT=Hyper-Threading Technology *DDR= Double Data Rate Pentium 4处理器 82875 MCH 中心高速接口 I/O控制中心 ICH5/ ICH5R 支持HT技术的固件中心 PCI槽 PCI总线 传统ATA 100 USB2.0端口 Super I/O LPC I/F AGP 8× DDR内存 CPU前端总线，支持800MHz 10/100 LAN连接 通信流结构/GbE 3 AC’97编码 支持完整AC3 3 AC’97编码 支持完整AC3 3 AC’97编码 支持完整AC3 2个SATA端口 ICH