基于单片机的多功能数字时钟设计规划.doc

《测控系统原理与设计》课程设计报告 课题：基于单片机的多功能数字钟设计 班级 测控1082班 学号 1081203204 指导教师 庄立运 鲁庆 淮阴工学院 电子与电气工程学院 2011年12月 一 显示模块选择方案 方案一： 采用LED数码管动态扫描,LED数码管价格适中,对于显示数字合适,与液晶相比，耗电及体积大与液晶相比，耗电及体积大，所以也不用此种作为显示。 方案二： 采用LCD液晶显示屏,液晶显示屏的显示功能强大,可显示大量文字,图形,显示多样,清晰可见,省了很多麻烦，所以在此设计中采用LCD液晶显示屏。 1电路设计最终方案决定 综上各方案所述,对本次设计方案选定：采用AT89S52作为主控制系统；DS1302提供时钟；LCD液晶显示屏作为显示。电路设计框图如下所示 图1 系统原理图 2、 AT89S52单片机介绍 AT89S52 具有以下标准功能：8k 字节 Flash，256 字节 RAM，32 位 I/O 口线，看门狗定时器，2 个数据指针，三个 16 位定时器/计数器，一个 6 向量 2 级中断结构，全双工串行口，片内晶振及时钟电路。另外，AT89S52 可降至 0Hz 静态逻辑操作，支持 2 种软件可选择节电模式。空闲模式下，CPU停止工作，允许 RAM、定时器/计数器、串口、中断继续工作。掉电保护方式下，RAM 内容被保存，振荡器被冻结，单片机一切工作停止，直到下一个中断或硬件复位为止。 VCC : 电源GND: 地 P0 口：P0 口是一个 8 位漏极开路的双向 I/O 口。作为输出口，每位能驱动 8 个 TTL 逻辑电平。对 P0 端口写“1”时，引脚用作高阻抗输入。当访问外部程序和数据存储器时，P0 口也被作为低 8 位地址/数据复用。在这种模式下，P0 具有内部上拉电阻。在 flash 编程时，P0 口也用来接收指令字节；在程序校验时，输出指令字节。程序校时，需要外部上拉电阻。 P1 口：P1 口是一个具有内部上拉电阻的 8 位双向 I/O 口，p1 输出缓冲器能驱动 4 个TTL 逻辑电平。对 P1 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。此外，P1.0 和 P1.2 分别作定时器/计数器 2 的外部计数输入（P1.0/T2）和时器/计数器 2的触发输入（P1.1/T2EX），具体如下表所示。AT89S52 P1口第二功能脚号 第二功能 P1.0 T2（定时器/计数器 T2 的外部计数输入），时钟输出 P1.1 T2EX（定时器/计数器 T2 的捕捉/重载触发信号和方向控制） P1.5 MOSI（在系统编程用） P1.6 MISO（在系统编程用） P1.7 SCK（在系统编程用） P2 口：P2 口是一个具有内部上拉电阻的 8 位双向 I/O 口，P2 输出缓冲器能驱动 4 个TTL 逻辑电平。对 P2 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）在访问外部程序存储器或用 16 位地址读取外部数据存储器（例如执行 MOVX @DPTR）时，P2 口送出高八位地址P3 口：P3 口是一个具有内部上拉电阻的 8 位双向 I/O 口，p2 输出缓冲器能驱动 4 个TTL 逻辑电平。对 P3 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。P3 口亦作为 AT89S52 特殊功能（第二功能）使用，如下表所示。AT89S52 P3口第二功能脚号 第二功能 P3.0 RXD（串行输入） P3.1 TXD（串行输出） P3.2 INT0(外部中断 0) P3.3 INT0(外部中断 0) P3.4 T0（定时器 0 外部输入） P3.5 T1（定时器 1 外部输入） P3.6 WR(外部数据存储器写选通) P3.7 RD(外部数据存储器写选通) RST: 复位输入。晶振工作时，RST 脚持续 2 个机器周期高电平将使单片机复位。看门狗计时完成后，RST 脚输出 96 个晶振周期的高电平。特殊寄存器 AUXR(地址 8EH)上的 DISRTO 位可以使此功能无效。DISRTO 默认状态下，复位高电平有效。ALE/PROG：地址锁存控制信号（ALE）是访问外部程序存储器时，锁存低 8 位地址的输出脉冲。在 flash 编程时，此引脚