第10章 设计下载及调试1.pptVIP

设计下载和调试 何宾 2008.01 第10章 设计下载和调试-本章概要 本章主要介绍了PLD的配置模式、设计文件的配置、 下载和调试原理。 在配置模式部分，重点介绍了Xilinx的FPGA常用的几 种下载模式； 在设计的配置文件部分，重点介绍了PROM配置文件 的生成过程； 在设计下载部分，重点介绍了JTAG模式下载设计流文 件的过程；在调试部分，介绍了几种常用的调试PLD的手 段和方法，其中提到了虚拟逻辑分析仪软件工具及其在调 试PLD中的作用。 第10章 设计下载和调试-PLD的配置 对PLD的编程，每个EDA厂商都有自己的EDA软件和 硬件平台支持，在本章中只对Xilinx的PLD配置技术进行 介绍。 对设计进行综合和实现的最终目的是要生成一个可以 下载到PLD的配置文件，这个配置文件有很多文件格式， 不同的文件格式所包含的编程信息也有所不同。对于常用 的CPLD和FPGA芯片来说，配置文件有两部分组成：配置 数据和配置命令。在设计文件被下载到器件后，这些信息 就转换成了配置比特文件流。 第10章 设计下载和调试-配置单元 任何能够进行可编程的器件都需要在内部有专用的配置 单元。大部分的FPGA芯片使用SRAM进行配置的，比如 Xilinx和Altera的FPGA芯片，有一些使用Flash单元进行配 置，而其它使用反熔丝的结构，比如Actel的FPGA芯片。 在FPGA内部存在着丰富的可编程的互联线资源和可编程 的逻辑块。 比如，对一个只包括4输入的LUT、多路选择器和寄存 器的设计。多路复用器需要一个配置的单元来确定输入。 寄存器要求确定其触发方式，电平触发还是边沿触发，是 高触发还是低触发。同时4输入的LUT基于一个16配置的 单元。 第10章 设计下载和调试-配置单元 1、基于反熔丝的FPGA 基于反熔丝工艺的FPGA器件，每个逻辑单元分布在 FPGA内部的固定位置上。配置文件从计算机通过下载电 缆传到编程器中，编程器根据配置文件产生较大的电压和 电流脉冲输入选择的引脚，按顺序熔断每个熔丝。当熔丝 处理后，FPGA从编程器中取出来，然后放置在电路板上。 需要注意的是，一旦熔丝处理完毕，再想修改设计是不可 能的。 2、基于SRAM的FPGA 基于SRAM工艺的FPGA通过在电路板上的下载端口进 行编程，如果没有外部的存储器保存数据，每次上电需要 重新下载程序。实质上，这种FPGA的配置单元可以看作 是贯穿所有逻辑单元的移位寄存器。 第10章 设计下载和调试-配置端口 FPGA的配置方法有主串行方式、从串行方式、主并行 方式、从并行方式和JTAG方式下载。当然，最近又出现 了新的配置方式，比如：SPI、BPI模式。 配置模式一般都是通过模式管脚M0，M1，M2进行设置。 FPGA的配置端口还包括用来指示FPGA配置的过程的 信号，比如，DONE信号就是用来表示程序下载过程是否 完成。此外配置端口也包括了控制引脚控制数据的下载和 数据本身的输入。不同的配置模式决定所需要配置引脚的 数量。下面给出了一个典型的配置模式列表。 第10章 设计下载和调试-配置端口 第10章 设计下载和调试-配置电路 1、主串行方式 如图10.1（a）所示，FPGA外部接了一个存储设备，现 在常用的存储设备是FLASH。当FPGA准备读取数据时， 向存储设备发出复位信号和时钟信号。 第10章 设计下载和调试-配置电路 在该模式下，FPGA不需要向存储器提供地址信息，时 钟信号将配置信息按顺序从存储设备中读取出来。如图 10.1（b）所示，当有多个FPGA芯片需要同时下载时，这 些FPGA以菊花链的形式级联在一起，使用一个存储设备。 当级联时，第一个FPGA采用主串行模式，其它FPGA采用 从串行模式。 第10章 设计下载和调试-配置电路 2、主并行方式下载 如图10.2所示，在该模式下，FPGA除了提供控制信号 外，在先前的设计中还向FPGA提供地址用来指示下一个 要配置数据。在该模式下，FPGA内部计数器为外部存储 设备产生地址。在配置开始时，计数器为0。以后计数器 递增指向下一个字节的数据，直到数据全部被加载到 FPGA内为止。采用这种方式，使得程序的加载速度比串 行方式要快的多。 第10章 设计下载和调试-配置电路 3、从并行方式 上面所介绍的主模式，实现比较简单。但是需要外接 存储设备，这样做使设计很容易被拷贝和复制。所以这 时候可以考虑用微处理器来将程序下载到FPGA内部。 第10章 设计下载和调试-配置电路