DSP7-模数转换单元.ppt

使用SEQ1和SEQ2排序器。SEQ1用到ADCCHSELSEQ1和ADCCHSELSEQ2来确定A组通道顺序，ADCMAXCONV(2:0)确定SEQ1采样个数； SEQ2用到ADCCHSELSEQ3和ADCCHSELSEQ4来确定B组通道顺序，其中最高位置1，ADCMAXCONV(6:4)确定SEQ2采样个数。 * 一次对一对通道进行采样，用到ADCMAXCONV的低3位，转换顺序通过ADCCHSELSEQ1和ADCCHSELSEQ2确定,只需按照循序填写好每组的偏移量即可 * 一次对一对通道进行采样。A组、B组分别使用SEQ1和SEQ2排序器。SEQ1使用ADCCHSELSEQ1，最高位置0；SEQ2使用ADCCHSELSEQ3，最高位置1；ADCMAXCONV(1:0)确定SEQ1采样次数，每次一对通道采样；ADCMAXCONV(5:4)确定SEQ1采样次数，每次一对通道采样。 * 外部晶振CLKIN输入DSP的外部引脚，通过PLL得到CPU系统时钟SYSCLKOUT，然后得到高速时钟HISPCP。 如果此时PCLKCR寄存器中的ADCENCLK位置1，则高速时钟就能引入到ADC模块中。 通过ADCTRL3的ADCCLKPS预定标寄存器对高速时钟进一步分频(若为000，则FCLK=HSPCLK)， 再经ADCTRL1中CPS进一步分频就可以得到ADCCLK(ADC模块的系统时钟)。ADCCLK时钟后又有一个ADCTRL1中的ACQ_PS位以分频后的ADCCLK为基准时钟的，用于指定ADC的采样窗口。 * 第七讲 F28335的ADC (一)、F28335中ADC结构及特点 (二)、F28335中ADC的工作模式 (三)、F28335中ADC的校准 (四)、F28335中ADC的时钟与结果 Email:zdh2010_1234@163.com 密码：zdh2010 * * F28335的ADC结构 F28335的ADC模块一共有16个采样通道； A组、B组采样通道分别使用采样保持器A(S/H-A)及采样保持器B(S/H-B)； ADC模块具有多个输入通道，但是内部只有一个转换器当有多路信号需要转换时，ADC模块通过AnalogMUX模拟多路服用器的控制，保证同一时间只允许1路信号输入到ADC的转换器，这就是SOC排序器的作用； F28335的ADC的主要特点 与F2812的ADC相同点 12位的分辨率，内置双组采样/保持器(S/H)； 16路模拟输入 (0~3V)； 2个模拟输入复选器：每通道8路模拟输入； 2个采样/保持单元 (每组一个)； 支持串行、并行2种采样工作模式； 2个独立的8通道序列化：双序列化模式+级联模式； 16个独立的结果转换寄存器（可分别设定地址），用于保存转换结构； ADC采样端口的最高输入电压为3v，实际应用最大值设定在3v的80%左右，若电压超过3v或输入负压都会烧毁DSP。 与F2812的ADC不同点 281x系列ADC模块的时钟频率最高可配置成25MHz，采样频率最高为12.5MHz，但2833x系列ADC模块的时钟频率最高只可配置成12.5MHz，采样频率最高为6.25MHz； 3种序列启动(SOC)方式中除相同的软件直接启动和外部引脚启动外，第三种281x是EVA、EVB事件管理器启动，而在F28335中是ePWM1~6模块启动； 281x不具备ADC采样校准功能，只能借助外部引脚电平的准确度来提高其采样精度，而28335芯片出厂时已将该功能程序ADC_Cal()固化于TI保留的OTP ROM中，用户只需上电调用即可 281x的ADC转换结果存放在结果寄存器的高12位，2833x的ADC转换结果可根据ADC的映射关系存放在结果寄存器的低12位。 ADC功能框图 (级联模式) 12-bit A/D Converter Result Select Result MUX RESULT0 . . . RESULT1 RESULT2 RESULT15 CHSEL00 (state 0) CHSEL01 (state 1) CHSEL02 (state 2) CHSEL03 (state 3) CHSEL15 (state 15) ... MAX_CONV1 Auto sequencer Start Sequence Trigger SOC EOC Software EVA EVB Ext Pin (ADCSOC) MUX A ADCINA0 ADCINA1 ADCINA7 ... MUX B ADCINB0 ADCINB1 ADCINB7 ... S/H A S/H MUX S/H B AdcRegs.ADCCHSELSEQ1.bit.CONV00 = 0x3;.???AdcReg