第8章 多通道缓冲串口.pptVIP

8.1 信号接口 McBSP是多通道缓冲串口(Multi-channel Buffered Serial Port) 8.1 信号接口 McBSP 术语 位(Bit)：位是串行数据流中的最小组成部分。每个位的开始和结束都是用一个串行时钟的边沿作为标志。 字(Word)：字是一组位，它组成了在DSP和外部器件之间传输的数据。 单元(Slot)：一个单元包括组成字的那些位。有时为了将字填充到对于DSP和外部器件接口来说合适的位数，单元也包括那些用来填充字的附加位。 帧(Frame)：一帧可以包括一个或多个单元，这由具体协议确定。 8.2 控制寄存器 8.2 控制寄存器 8.2 控制寄存器 8.2 控制寄存器 8.3 时钟和帧同步信号 1. 采样率发生器 CLKG频率 = 输入时钟的频率／(CLKGDV+1) FPER和FWID位分别控制帧脉冲的周期和脉冲宽度 2. 帧同步和时钟信号的有效逻辑/边沿 可以通过PCR寄存器的FS(R/X)M位设置帧同步脉冲由内部采样率发生器输出或是由外部输入； 通过PCR中的CLK(R/X)M位选择收发时钟信号是外部输入还是输出。 3. 帧同步信号 3. 帧同步信号 4. 数据延迟 收/发控制寄存器中的RDATDLY位和XDATDLY位可分别设置接收和发送的数据延迟，延迟范围可以是0~2个传输时钟周期，一般是在其后的第1个时钟周期启动该帧的数据传输 8.4 标准模式传输操作 下面的讨论中，假设串口的设置为： (R/X) PHASE＝0，单相帧 (R/X) FRLEN1＝0b，每帧一个数据单元 (R/X) WDLEN1=000b，数据单元字长8位 (R/X) FRLEN2和(R/X) WDLEN2字段无效，可以设为任意值 CLK(R/X)P=0，时钟下降沿处接收数据，上升沿处发送数 FS(R/X)P=0，帧同步信号高有效 (R/X)DATDLY=01b，1位数据延迟 数据的接收 数据的发送 帧信号的最高频率 忽略帧同步的传输 忽略帧同步的传输 多通道传输接口 多通道传输接口 多通道传输接口 多通道传输接口 8.7 SPI 接口 SPI 接口时钟工作模式 McBSP作为SPI主控端(Master) McBSP作为SPI从属端(Slave) McBSP 作为通用I/O口 SPI 操作 在主模式和从模式下，SPI支持的四种选择是： 3-引脚选择，时钟、数据输入和输出是基本的SPI接口 具有片选功能的4-引脚选择，这一引脚可用来支持在单个SPI总线上连接多个SPI从器件 具有使能功能的4-引脚选择，利用这一引脚可以通过加入硬件握手来提高整个吞吐量 具有使能和片选功能的5-引脚选择，使用所有的引脚 SPI操作：3-引脚选择 在3-引脚的主模式下，DSP按照右对齐的方式，将传输数据写到SPIDAT0或SPIDAT1寄存器。此后开始了一个数据传输。接着由SPIx_CLK引脚输出一连串的时钟脉冲来完成整个操作。由SPIx_CLK引脚输出的每个时钟脉冲使得SPI主器件和从器件每一位的传输都同时进行。传输之前必须设置字长，字长必须跟SPIx_CLK引脚上设置的每次传输时钟脉冲数相匹配。 当所有的数据位传输完成后，接收到的数据被复制到SPIBUF寄存器，以备DSP或DMA来读取。另外还会产生中断 SPI操作: 带片选的4-引脚选项 为了避免跟总线上激活的从器件发生冲突，SPIx_SCS引脚被主器件禁止时，还会使输出引脚进入高阻状态。 在主模式下，SPIx_SCS是一个输出引脚，C672x DSP仅仅支持一个SPIx_SCS引脚，因此在主模式下这一引脚的用处是非常有限的。实际应用中，需要利用通用I/O引脚来支持多个从器件的片选。 SPI操作：具有使能功能的4-引脚选项 握手操作按下列步骤进行: 某一传输结束后，SPI主从模块需要等待 传输结束后从SPI模块禁止SPIx_ENA，标志着它需要等待，还没有准备好 从模块通过从SPIBUF读接收数据来开始维护它的SPI 然后，从器件向SPIDAT0或SPIDAT1写传输数据。这样就会使得从SPI激活SPIx_ENA，标志着已经准备好进行下面的传输了 同时，主器件可以随时维护它的SPI。为了避免从器件超载，在向它的SPIDAT0或SPIDAT1寄存器写之前不需要插入一个延迟。相反的，主SPI模块会自动延迟下一个传输，直到从模块再次激活SPIx_ENA来指出已经准备好进行传输了。 这个握手信号允许两个SPI以最大的可能速率进行通信。没有握手信号，主模块必须在每个传输之间插入一个足够长的延迟，来满足从模块维护它的SPI的最长响应时间。利用握手引脚，吞吐量由两个器件SPI端口的平均响应时间来决定。 SPI操作：5-引脚选项