第8章 多通道缓冲串口1.pptVIP

8.1 信号接口 McBSP是多通道缓冲串口(Multi-channel Buffered Serial Port) 8.1 信号接口 McBSP 术语 位(Bit)：位是串行数据流中的最小组成部分。每个位的开始和结束都是用一个串行时钟的边沿作为标志。 字(Word)：字是一组位，它组成了在DSP和外部器件之间传输的数据。 单元(Slot)：一个单元包括组成字的那些位。有时为了将字填充到对于DSP和外部器件接口来说合适的位数，单元也包括那些用来填充字的附加位。 帧(Frame)：一帧可以包括一个或多个单元，这由具体协议确定 8.2 控制寄存器 8.3 时钟和帧同步信号 1. 采样率发生器 CLKG频率 = 输入时钟的频率／(CLKGDV+1) FPER和FWID位分别控制帧脉冲的周期和脉冲宽度 2. 帧同步和时钟信号的有效逻辑/边沿 可以通过PCR寄存器的FS(R/X)M位设置帧同步脉冲由内部采样率发生器输出或是由外部输入； 通过PCR中的CLK(R/X)M位选择收发时钟信号是外部输入还是输出。 3. 帧同步信号 3. 帧同步信号 4. 数据延迟 收/发控制寄存器中的RDATDLY位和XDATDLY位可分别设置接收和发送的数据延迟，延迟范围可以是0~2个传输时钟周期，一般是在其后的第1个时钟周期启动该帧的数据传输 8.4 标准模式传输操作 下面的讨论中，假设串口的设置为： (R/X) PHASE＝0，单相帧 (R/X) FRLEN1＝0b，每帧一个数据单元 (R/X) WDLEN1=000b，数据单元字长8位 (R/X) FRLEN2和(R/X) WDLEN2字段无效，可以设为任意值 CLK(R/X)P=0，时钟下降沿处接收数据，上升沿处发送数 FS(R/X)P=0，帧同步信号高有效 (R/X)DATDLY=01b，1位数据延迟 数据的接收 数据的发送 帧信号的最高频率 忽略帧同步的传输 忽略帧同步的传输 多通道传输接口 多通道传输接口 多通道传输接口 多通道传输接口 8.7 SPI 接口 SPI 接口时钟工作模式 McBSP作为SPI主控端(Master) McBSP作为SPI从属端(Slave) McBSP 作为通用I/O口 CLKSTP=10b时的SPI传输 CLKSTP=11b时的SPI传输 传输无效期间时钟为高，有延迟。McBSP在CLKX下降沿前半个周期发送数据，在CLKX的下降沿接收数据 1 11 传输无效期间时钟为高，没有延迟。McBSP在CLKX下降沿发送数据，在CLKX的上升沿接收数据 1 10 传输无效期间时钟为低，有延迟。McBSP在CLKX上升沿前半个周期发送数据，在CLKX的上升沿接收数据 0 11 传输无效期间时钟为低，没有延迟。McBSP在CLKX上升沿发送数据，在CLKX的下降沿接收数据 0 10 禁止时钟停止模式，使能为非SPI模式 x 0x 时钟工作模式 CLKXP (PCR) CLKSTP (SPCR) CLKSTP=10，CLKXP=0 CLKSTP=10，CLKXP=1 CLKSTP=11，CLKXP=0 CLKSTP=11，CLKXP=1 CLKGDV=250，时钟周期=40ns*250=10us，(CPU/2)=25MHz 由于McBSP产生CLKX和FSX信号输出，因此需设置CLKXM= FSXM = 1。此外，还需要设置SRGR寄存器中的FSMG=0，即每次进行DXR到XSR的拷贝操作时要产生FSX信号 当McBSP作为SPI从设备时，由外部主设备产生接口时钟和从设备使能信号。McBSP的CLKX管脚和FSX管脚配置为输入管脚(CLKXM=FSXM＝0)。输入串口的CLKX和FSX同时也作为McBSP接收端的CLKR信号和FSR信号。在进行数据传输之前，外部主设备必须先置FSX信号有效(低电平) 第八章 多通道缓冲串口(McBSP) 第八章 多通道缓冲串口(McBSP) 8.1 信号接口 8.2 控制寄存器 8.3 时钟和帧同步信号 8.4 标准模式传输操作 8.7 SPI接口 RSR---数据接收移位寄存器 RBR---数据接收缓冲寄存器 DRR---数据接收寄存器 DXR---数据发送寄存器 XSR---数据发送移位寄存器 发送帧同步 I/O/Z FSX 接收帧同步 I/O/Z FSR 发送串行数据 O/Z DX 接收串行数据 I DR 外部时钟 I CLKS 发送时钟 I/O/Z CLKX 接收时钟 I/O/Z CLKR 说明 输入输出状态 引脚 CPU或EDMA控制器向数据发送寄存器(DXR)写入待发送的数据，从数据接收寄存器(DRR)读取接收到的数据。 McBSP的接收操作采取3级缓存方式，数据到达DR管脚后移位进