【2017年整理】9微电子概论寄生参数.pptVIP

集成电路版图设计IC layout design;第9章 寄生参数;三种主要的寄生参数：——导线 寄生电容 寄生电阻 寄生电感 parameter scaling： – conductances and capacitances scale linearly with width （”widening a wire leads to less than a proportional increase in capacitance, but a proportional reduce in resistance, so the RC delay product improves.” “P219,CMOS VLSI”） – resistances scale inversely with width – interconnects introduce extra resistance, capacitance, and delay, degrade of large device performance! ;导线之间（同层/不同层）、导线与衬底之间都存在平面电容；上层导线到下层导线、下层导线到衬底之间存在边缘电容。 ;由于尺寸很小，因此这些寄生参数的值也很小。 对于对电容不敏感的电路，不必担心； 不管是CMOS还是双极型，只要涉及高频，寄生会成为问题。 忽略寄生参数会毁掉你的芯片。 导线尽可能短 减少寄生电容的方法： 采用电容最低的金属层 绕过电路走线;减少寄生电容的方法 - 选择金属层 起主要作用的电容通常是导线与衬底间的电容。 如下图，寄生参数可以把电路1的噪声通过衬底耦合到电路2，所以要设法使所有的噪声都远离衬底。;减少寄生电容的方法 - 选择金属层 可以通过改变金属层来获得较小的至衬底的电容，通常最高金属层所形成的电容总是最小的。 另外值得注意的是并不是所有工艺的最高层金属与衬底产生的寄生电容都最小,它还与金属层的宽度等其它因素有关。有些工艺中或许是 M2对地的电容要比 M4的对地电容大，所以我们不能只凭直觉来判断，一定要通过具体的计算来确认。;减少寄生电容的方法 - 选择金属层 Modern processes have eight or more metal layers. The lower layers are thin and optimized for a tight routing pitch. Middle layers are often slightly thicker for lower resistance and better current-handling capability. Upper layers may be even thicker to provide a low-resistance power grid and fast global interconnect.;减少寄生电容的方法 - 选择金属层 宽度、间距 widening a wire leads to less than a proportional increase in capacitance, but a proportional reduce in resistance, so the RC delay product improves. Increasing spacing between wires reduces capacitance to the adjacent wires and leaves resistance unchanged. This improve the RC delay to some extent and significantly reduces coupling noise. ;减少寄生电容的方法 – 绕过电路走线 在某些电路的上面布金属线,这是在数字自动布局布线中经常会遇到的情况。 各层金属相互交叠,所以在反相器、触发器等都存在寄生电容。如果不加以干预的话, 只是由布线器来操作, 那么就有可能毁了你的芯片。 在模拟电路版图设计中,我们经常会人为的将敏感信号隔离开来, 尽量避免在敏感电路上面走线,而只是将金属线走在电路之间,这样寄生的参数就小一些且相对容易控制。 在数字版图中，90%的导线一起布置，不必关心它们的功能； 而在模拟版图中，对于某些功能可以不在乎寄