组合逻辑电路课案.ppt

组合逻辑电路的设计方法 3.2.2 组合逻辑电路的设计方法→例3-3 3.2.2 组合逻辑电路的设计方法→例3-3 例设计一个电话机信号控制电路。电路有I0（火警）、I1（盗警）和I2（日常业务）三种输入信号，通过排队电路分别从L0、L1、L2输出，在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上述轻重缓急设计该信号控制电路。要求用集成门电路7400（每片含4个2输入端与非门）实现。 （3）根据要求，将上式转换为与非表达式 　　一般而言，N个不同的信号，至少需要n位二进制数编码。N和n之间满足下列关: 2n≥N 组合逻辑电路的MIS设计 组合逻辑电路的MIS设计 组合逻辑电路的MIS设计 组合逻辑电路的MIS设计 组合逻辑电路的MIS设计 组合逻辑电路的MIS设计 组合逻辑电路的MIS设计 用两片74LS85组成16位数值比较器（串联扩展方式）。 高位片 输出 低位片 B3A3~B0A0 B7A7~B4A4 B11A11~B8A8 B15A15~B12A12 采用串联扩展方式数值比较器 用74HC85组成16位数值比较器的并联扩展方式。 B3A3~B0A0 B7A7~B4A4 B11A11~B8A8 B15A15~B12A12 输出 4.4.5 算术运算电路 @在两个1位二进制数相加时，不考虑低位来的进位的相加 ---半加 @在两个二进制数相加时，考虑低位进位的相加 ---全加 加法器分为半加器和全加器两种。 半加器 全加器 1、半加器和全加器 两个4 位二进制数相加: （1） 1位半加器（Half Adder） 不考虑低位进位，将两个1位二进制数A、B相加的器件。 半加器的真值表 逻辑表达式 1 0 0 0 C 0 1 1 1 1 0 1 0 1 0 0 0 S B A 半加器的真值表 B A B A S + = 如用与非门实现最少要几个门? C = AB 逻辑图 （2） 全加器（Full Adder） 1 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 全加器真值表 全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 C S C B A 你能用74151\74138设计全加器吗? 用这两种器件组成逻辑函数产生电路,有什么不同? 于是可得全加器的逻辑表达式为 加法器的应用 1 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 全加器真值表 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 C S C B A ABC有奇数个1时S为1； ABC有偶数个1和全为0时 S为0。 -----用全加器组成三位二进制代码 奇偶校验器 用全加器组成八位二进制代码 奇偶校验器，电路应如何连接？ （1）串行进位加法器 如何用1位全加器实现两个四位二进制数相加？ A3 A2 A1 A0 + B3 B2 B1 B0 =? 低位的进位信号送给邻近高位作为输入信号，采用串行进位加法器运算速度不高。 2、多位数加法器 0 定义两个中间变量Gi和Pi ： Gi= AiBi （2）超前进位加法器 提高运算速度的基本思想：设计进位信号产生电路，在输入每位的加数和被加数时，同时获得该位全加的进位信号，而无需等待最低位的进位信号。 定义第i 位的进位信号（Ci ）： Ci= Gi＋Pi Ci-1 4位全加器进位信号的产生： C0= G0+P0 C-1 C1= G1+P1 C0 C1 = G1+P1 G0+ P1P0 C-1 C2= G2+P2 C1 C2 = G2+P2 G1+ P2 P1 G0+ P2 P1 P0C-1 C3= G3+P3 C2 = G3+P3 （G2+ P2 C1 )=G3+P3 G2+P3P2 C1 =G3+P3 G2+P3P2 (G1+ P1C0 ) C3 =G3+P3 G2+P3P2 G1+ P3P2 P1 (G0+ P0C-1) [Gi= AiBi Ci= Gi＋Pi Ci-1 集成超前进位产生器74LS182 逻辑图 逻辑符号 超前进位集成4位加法器74LS283 74HC283逻辑框图 74HC283引脚图 74HC283逻辑框图 4. 超前进位加法器74LS283的应用