重庆科创职学院时序逻辑电路.ppt

第6章 时序逻辑电路;第6章 时序逻辑电路;6.1 概述;2、时序电路逻辑功能的表示方法;3、时序电路的分类;时序逻辑电路的描述方法;6.2 时序逻辑电路的分析方法;电路图;例;2;3;4;5;（1）写出相关方程式 时钟方程： 驱动方程 : 输出方程： ;（2）求各个触发器的状态方程;（3）求出对应状态值列状态表：列出电路输入信号和触发器原态的所有取值组合，代入相应的状态方程，求得相应的触发器次态及输出，列表得到状态表如下表所示。其状态图和时序图分别如图（a）和图（b）所示。;例;2;3;4;例1;2;3;4;例2：试分析异步时序逻辑电路;（3）作状态转换表。;（5）逻辑功能分析 由状态图可知：该电路一共有4个状态00、01、10、11，在时钟脉冲作用下，按照减1规律循环变化，所以是一个4进制减法计数器，Z是借位信号。;本节小结：;设计要求;1.由逻辑功能求出原始状态图 （1）??析给定的逻辑功能，确定输入变量、输出变量及该电路应包含的状态，并用字母S0、S1…..表示这些状态 （2）分别以上述状态为现态，考察在每一个可能的输入组合作用下应转入哪个状态及相应的输出，便可得到符合题意的状态图。 2.状态化简 状态等价：在原始状态图中，如果有两个或两个以上的状态，在输入相同的条件下，不但有相同的输出，而且向同一个次态转换，则为等价的。 3.状态编码、并画出编码形式的状态图及状态表 ;4.选择触发器的类型及个数 5.求电路的输出方程及触发器的驱动方程 6.画出逻辑电路图，并检查自启动能力;例;4;状态方程;比较，得驱动方程：;检查电路能否自启动; 设计一个串行数据检测电路，当连续输入3个或3个以上1时，电路的输出为1，其它情况下输出为0。例如： 输入X 101100111011110 输入Y 000000001000110; 原始状态图中，凡是在输入相同时，输出相同、要转换到的次态也相同的状态，称为等价状态。状态化简就是将多个等价状态合并成一个状态，把多余的状态都去掉，从而得到最简的状态图。;4;比较，得驱动方程：; 计数器;计数器——用以统计输入脉冲CP个数的电路。;工作原理： 4个JK触发器都接成T’触发器。计数前在计数器的置0端加上负脉冲,使各触发器都为0状态,即Q3Q2 Q1 Q0=0000 ;由时序图可以看出，Q0、Ql、Q2、Q3的周期分别是计数脉冲(CP)周期的2倍、4倍、8倍、16倍，因而计数器也可作为分频器。;工作原理：D触发器也都接成T’触发器。 由于是上升沿触发，则应将低位触发器的Q端与相邻高位触发器的时钟脉冲输入端相连，即从Q端取借位信号。 它也同样具有分频作用。 ;二进制异步减法计数器的时序波形图和状态图。;由于该计数器的翻转规律性较强，只需用“观察法”就可设计出电路： ;分析状态图可见： FF0：每来一个CP，向相反的状态翻转一次。所以选J0=K0=1。 ;将加法计数器和减法计数器合并起来，并引入一加/减控制信号X便构成4位二进制同步可逆计数器，各触发器的驱动方程为： ;作出二进制同步可逆计数器的逻辑图：; （1）4位二进制同步加法计数器74161 ;74161具有以下功能：;沿踞孔茫微斗许恢函籽擞旱竖未怀楷芦疤哇诈恒力家摔毯菌教步桨笆鸭椭重庆科创职学院时序逻辑电路重庆科创职学院时序逻辑电路;（2）4位二进制同步可逆计数器74191;当N=2n时，就是前面讨论的n位二进制计数器；;1． 8421BCD码同步十进制加法计数器;（2）转换成次然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程： ;设初态为Q3Q2Q1Q0=0000，代入次态方程进行计算， 得状态转换表如表5.3.5所示。;（4）作状态图及时序图。; 由于电路中有4个触发器，它们的状态组合共有16种。而在8421BCD码计数器中只用了10种，称为有效状态。其余6种状态称为无效状态。;CP2=Q1 （当FF1的Q1由1→0时，Q2才可能改变状态。）;②各触发器的驱动方程：;（2）将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程： ;设初态为Q3Q2Q1Q0=0000，代入次态方程进行计算，得状态转换表。;3．集成十进制计数器举例;（1）同步级联。 例：用两片4位二进制加法计数器74161采用同步级联方式构成的8位二进制同步加法计数器。;（2）异步级联 例：用两片74191采用异步级联方式构成8位二进制异步可逆计数器。;7.2寄存器和移位寄存器; 在数字电路中，用来存放二进制数据或代码的电路称为寄存器。;集成数码寄存器74LSl75 ：;D0～D3是并行数据输入端，CP为时钟脉冲端。; 移位寄存器;+;;出馅切寺唾览悦雀怂蕾屑漏迷肋硫肝镇挝蚁泉烂滤洽倘刀