17稳压器字节flash模块.docVIP

在关断模式外部电源驱动内径/ VSS的可替代的电压调节器。 17.2.4 VDDF - 调节Output2技术（NVM逻辑）针脚 信号VDDF / VSS的是VREG_3V3第二产出提供了非易失性逻辑的电力供应。这些信号的设备连接到引脚允许外部去耦电容（220 nF的，X7R陶瓷）。 在关断模式外部电源驱动VDDF / VSS的可替代的电压调节器。 17.2.5 VDDPLL，VSSPLL - 调节Output3（PLL）的针脚 信号VDDPLL / VSSPLL是VREG_3V3第二输出提供的电源 PLL和振荡器。这些信号的设备连接到引脚允许外部去耦电容 （100 nF的... 220 nF的，X7R陶瓷）。 在关断模式，外部电源驱动VDDPLL / VSSPLL可以取代电压调节器。 19.2.6 VDDX - 电源输入引脚 信号VDDX / VSS的是通过与功能VREG_3V3贷款值监测。 19.2.7 VREGEN - 可选稳压器能引脚 此可选信号是用来关闭VREG_3V3。在这种情况下，内径/ VSS和VDDPLL / VSSPLL 必须提供外部。关断模式正在进入VREGEN低。如果VREGEN高，VREG_3V3或者是在全性能模式或减少电力模式。 为了VREGEN连通，见设备规范。 注意 从程序手册或RPM转以VREG_3V3副关机反之亦然 不支持，而微控制器供电。 19.2.8 VREG_API - 任自治区定期中断输出引脚 这个引脚通过APIEA提供选择的信号，如果系统是相应的设置。见17.3.2.3，“自主 期刊中断控制寄存器（VREGAPICL）和17.4.8，“自主期刊中断（API）的 了解详情。 为了VREG_API连通，见设备规范。 17.3内存映射和寄存器定义 本节提供了所有登记在VREG_3V3访问的详细描述。 如果在系统启用VREG_3V3将中止所有读写在它的内存片保留寄存器的访问。详见设备级规范。 S12XS系列参考手册，修订版1.09 飞思卡尔半导体491 ? 稳压器（S12VREGL3V3V1） 17.3.1模块内存映射 阿与VREG_3V3分总结相关的寄存器块见表17-3。选民登记册和钻头的详细说明载于下面的小节中 名称地址位7 6 5 4 3 2 1 0位 ? 0x02F0 VREGHTCL 糯 ? 0x02F1 VREGCTRL 糯 0x02F2 VREGAPIC? 长宽高 0x02F3 VREGAPIT? ?糯 0x02F4 VREGAPIR? 冯兴 0x02F5 VREGAPIR? 长宽高 0x02F6保留? 06糯 ? ? 0x02F7 VREGHTTR 糯 ? 表17-3。注册摘要 ? S12XS系列参考手册，修订版1.09 492飞思卡尔半导体 ? 稳压器（S12VREGL3V3V1） 17.3.2注册说明 本节描述的所有VREG_3V3寄存器及其各个位。 17.3.2.1高温控制寄存器（VREGHTCL） 该VREGHTCL寄存器允许配置VREG温度感的特点。 0x02F0 ? 糯 重置0 0 0 1 0 0 0 0 =未用或保留 表17-4。 VREGHTCL域说明 字段说明 7，6 保留这些保留位被用于测试目的和写入只有在特殊模式。他们必须保持清醒的正确温度传感器操作。 5 VSEL电压进入选择位 - 如果设置，带隙参考电压VBG可以访问内部（即多路传输到一个内部模数转换器通道）。内部准入必须启用位VAE乳液。见连接设备级规格。 0内部温度成比例的电压健康外展队伍可以访问内部如果VAE乳液设置。 1带隙参考电压VBG可以访问内部如果VAE乳液设置。 4 VAE乳液电压接入允许位 - 如果设置的电压位VSEL选中可以访问内部（即多路传输到一个内部模数转换器通道）。见连接设备级规格。 0电压由VSEL选择不能访问内部（即外部模拟输入连接到模拟 数字转换器通道）。 1电压由VSEL选择可以访问内部。 3 然后高温允许位 - 如果设置温度的感觉是启用。 0温度感被禁用。 1，温度感已启用。 2 HTDS高温检测状态位 - 这个只读状态位反映了温度状态。写入没有任何效果。 0温度TDIE低于水平THTID或RPM或关机模式。 1温度TDIE以上水平THTIA和程序手册。 1 HTIE高温中断允许位 0中断请求被禁用。 1中断