单片机第6章扩展系统设计(RAM).pptVIP

单片机应用系统硬件设计技术 ※并行总线法扩展系统 利用单片机数据总线、地址总线、控制总线进行系统扩展 存储器设计小结： 程序存储器： 芯片地址 当前地址读 1：读操作 0：写操作 表达地址的位 RDBYT:MOV EP8BIT,#8 RLEP: SETB EPSDA SETB EPSCL MOV C,EPSDA RLC A NOP CLR EPSCL NOP DJNZ EP8BIT,RLEP RET;结果存A中 MOV A,#0A1H WRBYT:MOV EP8BIT,#8 WLEP: RLC A MOV EPSDA,C SETB EPSCL NOP NOP CLR EPSCL CLR EPSDA NOP DJNZ EP8BIT,WLEP RET 芯片写操作 写入要读的芯片内存地址 启动操作 芯片读操作 应答操作 芯片内存指定地址的数据 无应答操作 停止操作 应答操作 启动操作 * ※串行总线法扩展系统 利用I2C、SPI芯片间串行总线进行系统扩展 硬件设计内容：根据具体需要确定。 存储器扩展接口设计、键盘接口设计、显示器接口设计、DI/DO接口设计、AI/AO接口设计、串行通信接口设计、供电系统设计 硬件设计方法： 第6章 单片机扩展系统设计 6.1 系统扩展原理 6.3 程序存储器扩展设计（不讲） 6.4 数据存储器扩展设计 下页 重点： 1、掌握并行总线扩展应用系统硬件设计基本方法：将其对应的数据线、地址线、控制线正确连接。 2、掌握地址译码方法、扩展接口地址确认方法 上页 下页 回目录 存储器按工作特点、作用以及制造工艺可分为： 存储器 RAM ROM 动态DRAM 静态SRAM Random Access Memory 掩膜ROM — Read Only Memory 现场可编程PROM — Programmable ROM 可擦可编程EPROM — Erasable PROM 电可擦可编程E2ROM — Electrically EPROM 闪速存储器 — Flash Memory AT89S51/52/55 AT89C1051/2051/4051 易失 非易失 程序存储器 数据存储器 4k/8k/20k 1k / 2k / 4k 并行、串行 6.1 系统扩展原理 MCS-51系统扩展原理 进行系统扩展时，单片机的端口构成三总线结构 1、片外三总线结构 上页 下页 回目录 ALE P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7 P3.0 EA PSEN RST 8031 8051 8751 Vcc Vss P1口 P2口 P0口 373 G E A0~A7 A8~A15 D0~D7 控 制 总 线 CB 数据总线 DB 地址总线 AB PSEN EA RST WR RD 2、常用的地址锁存器 74LS373、74LS273、8282 74LS373是一种输出带有三态门的8D锁存器 输入控制端 上页 下页 回目录 E G 功 能 0 1 直通（Qi=Di） 0 0 保持（ Qi保持不变） 1 × 输 出 高 阻 1D ～ 8D 1Q ～ 8Q G E 1Q ～ 8Q 输出允许端 真值表 E 1Q 1D 2D 2Q 3Q 3D 4D GND 4Q 74LS373 1 2 3 4 5 6 7 8 9 10 14 16 17 18 19 15 13 12 11 20 8Q 8D 7D 7Q 6Q 6D 5D G 5Q VCC 74LS373引脚图 A0 ～ A7 P0.0 ～ P0.7 ALE 1D ～ 8D 1Q ～ 8Q G E 74LS373电路连接图 上页 下页 回目录 74LS 373 CPU输出低8位地址信息 CPU输出数据信息 低电平把地址信息锁存到输出端 3、常用的地址译码器 3-8线译码器74LS138、双2-4线译码器74LS139、4-16译码器74LS154 74LS138 1 2 3 4 5 6 7 8 9 10 14 16 15 13 12 11 A B C G2A G2B G1 GND Y7 Y6 Y4 Y3 Y2 Y1 Y0 Y5 VCC 8个输出端 3个选择输入端 3个允许输入端 上页 下页 回目录 Y0 Y1 Y2 Y3 Y4 Y5 Y7 Y6 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1