大学计算机组成原理.pptVIP

③ 右规 [x +y]补 = 00, 010; 01. 001010 [x +y]补 = 00, 011; 00. 100101 右规后 ∴ x +y = 0. 100101 × 211 舍入操作：0舍1入 或 恒置1 在 对阶 和 右规 过程中，可能出现 尾数末位丢失 引起误差，需考虑舍入 【例】 x = (– —)×2-5 y = (—) ×2-4 5 8 7 8 求 x – y（除阶符、数符外，阶码取 3 位，尾数取 6 位） 解： [x]补 = 11, 011; 11. 011000 [y]补 = 11, 100; 00. 111000 ① 对阶 [ΔE补 = [Ex]补 – [Ey]补 = 11, 011 00, 100 11, 111 阶差为 –1 ∴ Mx 1, Mx+ 1 ∴ [x]补′ = 11, 100; 11. 101100 （尾数右移：第一符号位不变。） x = (– 0.101000)×2-101 y = ( 0.111000)×2-100 + ② 尾数求和 [Mx]补′ = 11. 101100 [–My]补 = 11. 001000 + 110. 110100 ③ 右规 [x-y]补 = 11, 100; 10. 110100 [x-y]补 = 11, 101; 11. 011010（采用0舍1入方式，无进位。）将其转换二进制真值后为： 右规后 x – y = (–0.100110)×2-11 = (– —)×2-3 19 32 浮点数加/减运算小结 加减法执行下述五步完成运算： ① “对阶”操作 比较两浮点数阶码的大小，求出其差ΔE，保留其大值E，E=max(Ex, Ey)。当ΔE≠0时，将阶码小的尾数右移ΔE位，并将其阶码加上ΔE，使两数的阶码值相等。对阶原则：小阶向大阶看齐。 ② 尾数加减运算 执行对阶之后，两尾数进行加减操作。 ③ 规格化操作 规格化的目的是使得尾数部分的绝对值尽可能以最大值的形式出现。 ④ 舍入 在执行右规或者对阶时，尾数的低位会被移掉，使数值的精度受到影响，常用“0”舍“1”入法。当移掉的部分最高位为1时，在尾数的末尾加1，如果加1后又使得尾数溢出，则要再进行一次右规。 ⑤ 检查阶码是否溢出 阶码溢出表示浮点数溢出。在规格化和舍入时都可能发生溢出，若阶码正常，加/减运算正常结束。若阶码下溢，则设置机器运算结果为机器零，若上溢，则设置溢出标志。 数值数据在计算机内表示的格式小结 符号位 阶码位 尾数数码位 总位数 短浮点数: 1 8 23 32 长浮点数: 1 11 52 64 临时浮点数: 1 15 64 80 IEEE 标准： 阶码用移码 尾数用原码 基为 2 定点小数: N = NS N-1 N -2 … N-n 定点整数: N = NS Nn-1 … N1 N0 浮点数: N = MS ES Em-1 … E1 E0 M-1 M-2 … M-n 2.4 算术逻辑单元ALU 串行进位（又称行波进位）加法器，逻辑电路比较简单，但是最高位的加法运算，一定要等到所有低位的加法完成之后才能进行，低位的进位要逐步的传递到高位，逐级产生进位，因此运算速度较慢。 2.4.1 串行进位加法器和并行进位加法器 (1)串行进位加法器 一位二进制全加器逻辑电路与表达式 一位二进制全加器：有三个输入端和两个输出端。 输入端：操作数Ai、操作数Bi和低位进位信号Ci?1 输出变量：本位之和Si，本位向高位的进位Ci。 Si=Ai⊕Bi⊕Ci?1 Ci=AiBi+BiCi-1+AiCi-1=AiBi+(Ai⊕Bi)Ci-1= AiBi+(Ai+Bi)Ci-1 进位产生函数：Gi= Ai Bi 绝对进位 进位传递函数：Pi = Ai+Bi 条件进位 则 Ci = Gi + Pi Ci-1 n位串行进位加法器 （2）串行进位链 进位链 传送进位的电路 串行进位链 进位串行传送 提高加法器速度的关键是尽量加快进位产生和传递的速度。 （3）并行进位链 n 位加法器的进位同时产生 C1 = G1 + P1C0 C2 = G2 +