- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
看门狗设计
看门狗设计
在由单片机构成的微型计算机系统中,由于单片机的工作常常会受到来自外界电磁场的干扰,造成程序的跑飞,而陷入死循环,程序的正常运行被打断,由单片机控制的系统无法继续工作,会造成整个系统的陷入停滞状态,发生不可预料的后果,所以出于对单片机运行状态进行实时监测的考虑,便产生了一种专门用于监测单片机程序运行状态的芯片,俗称看门狗(watchdog)
看门狗电路的应用,使单片机可以在无人状态下实现连续工作,其工作原理是:看门狗芯片和单片机的一个I/O引脚相连,该I/O引脚通过程序控制它定时地往看门狗的这个引脚上送入高电平(或低电平),这一程序语句是分散地放在单片机其他控制语句中间的,一旦单片机由于干扰造成程序跑飞后而陷入某一程序段 进入死循环状态时,写看门狗引脚的程序便不能被执行,这个时候,看门狗电路就会由于得不到单片机送来的信号,便在它和单片机复位引脚相连的引脚上送出一个复位信号,使单片机发生复位,即程序从程序存储器的起始位置开始执行,这样便实现了单片机的自动复位.
看门狗,又叫 watchdog timer,是一个定时器电路, 一般有一个输入,叫喂狗(kicking the dog or service the dog),一个输出到MCU的RST端,MCU正常工作的时候,每隔一端时间输出一个信号到喂狗端,给 WDT 清零,如果超过规定的时间不喂狗,(一般在程序跑飞时),WDT 定时超过,就回给出一个复位信号到MCU,使MCU复位. 防止MCU死机。
I/Opin微控制器 reset
I/Opin
微控制器
reset
看门狗计数器
看门狗计数器
复位发生器
复位发生器
这里设计的看门狗复位脉冲宽度为12ms;看门狗启动后不能停止工作,除非重新上电;喂狗周期可由用户定制。
系统的顶层原理图如下图
由一个计数比较模块、分频模块和复位计时模块组成。
设计时钟输入为1mhz,由分频模块分频,输出周期为1ms的时钟。当看门狗启动后,计数比较模块对分频后的脉冲计数,同时与预置值比较,一旦计数值与预置值相等,计数比较模块产生复位信号,复位计时模块对其计时,一般来说,12ms的复位脉冲可以保证单片机可靠复位。12ms后,复位计时模块输出清零信号,将计数比较模块和分频模块清零,从而取消复位信号,重新开始计数。
单片机正常运行时,在计数值与预置值相等之前喂狗,则计数比较模块和分频模块都会被复位,不产生复位脉冲。
看门狗电路带8位宽的数据总线、写信号write,在看门狗启动之前,可以通过数据总线和写信号配合将参数写入内部预置寄存器pr,具体做法是,在write信号的下降沿将数据写入内部预置寄存器,参数作为预置值,如果不写入参数,预置值默认为ff。
Start信号的上升沿启动看门狗,看门狗启动后,不会随start信号的状态改变而停止工作,除非重新上电。
--计数比较模块
--其作用是在分频时钟作用下计数,并将计数值与预置值比较,如果相等,则输--出复位信号。复位信号有效时,将分频时钟屏蔽,计数比较模块停止计数,直--至复位计时模块将其清零,重新计数。
--预置值默认为ff,也可通过数据总线输入用户定义值,在write信号的下降沿
--将数据写入内部预置寄存器,此时,看门狗必修尚未启动,一旦启动,预置寄--存器内容不可改变。
--看门狗工作在2个状态:notwatch、watch,前者可转换至后者,但不支持逆过--程。
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use ieee.std_logic_arith.all;
entity cmp is
port(data:in std_logic_vector(7 downto 0);
start:in std_logic;
clr:in std_logic;
clk:in std_logic;
write:in std_logic;
reset:out std_logic
);
end cmp;
architecture behave of cmp is
type statetype is (notwatch,watch);
signal state: statetype;
signal pr:std_logic_vector(7 downto 0);
signal start_delay:std_logic;
signal write_delay:std_logic;
begin
delay_proc:process(clk)
begin
if clkevent and clk=1 then
start_delay=s
文档评论(0)