中职数字电路教案36.ppt

8.2.5 可编程逻辑器件的开发与应用 3. 应用简介 本章小结 * * 第8章 存储器和可编程逻辑器件简介 2. 可编程逻辑器件的开发方法 1. 电子系统的设计方法 8.2 可编程逻辑器件(PLD)简介 3. 应用简介 8.2.5 可编程逻辑器件的开发与应用 本章小结 结束 放映 复习 PLD在数字集成芯片中的位置 ？ PAL的结构？优点？ GAL与PAL的区别？ CPLD的基本结构？ 8.2 可编程逻辑器件(PLD)简介 1. 电子系统的设计方法 传统的系统设计方法为自底向上。 采用可编程逻辑器件设计系统时，可基于芯片设计，可利用电子设计自动化（EDA）工具来完成。必须具备三个条件： ① 必须基于功能强大的EDA技术； ② 具备集系统描述、行为描述和结构描述功能为一体的硬件描述语言； ③ 高密度、高性能的大规模集成可编程逻辑器件。 可编程逻辑器件的软件开发系统支持两种设计输入方式： 图形设计输入； 硬件描述语言输入。 现在比较流行的硬件描述语言有ABEL和VHDL。 计算机对输入文件进行编译、综合、优化、配置操作，最后生成供编程用的文件，可直接编程到可编程逻辑器件的芯片中。 2. 可编程逻辑器件的开发方法 PLD的开发是指利用开发系统的软件和硬件对PLD进行设计和编程的过程。 开发系统软件是指PLD专用的编程语言和相应的汇编程序或编译程序。硬件部分包括计算机和编程器。 可编程器件的设计过程，主要包括设计准备、设计输入、设计处理和器件编程四个步骤，同时包括相应的功能仿真、时序仿真和器件测试三个设计验证过程。如图8-21所示。 图8-21 可编程器件的设计流程图 ⑴ 设计准备 ①选择系统方案，进行抽象的逻辑设计； ② 选择合适的器件，满足设计的要求。 低密度PLD（PAL、GAL等）一般可以进行书面逻辑设计，然后选择能满足设计要求的器件系列和型号。器件的选择应考虑器件的引脚数、资源\速度、功耗以及结构特点。 对于高密度PLD（CPLD、FPGA），系统方案的选择通常采用“自顶向下”的设计方法。在计算机上完成，可以采用国际标准的硬件描述语言对系统进行功能描述，并选用各种不同的芯片进行平衡、比较，选择最佳结果。 ⑵ 设计输入 设计者将所设计的系统或电路以开发软件要求的某种形式表示出来，并送入计算机的过程称为设计输入。 通常有原理图输入、硬件描述语言输入和波形输入等多种方式。 ⑶ 设计处理 从设计输入完成以后到编程文件产生的整个编译、适配过程通常称为设计处理或设计实现。 由计算机自动完成，设计者只能通过设置参数来控制其处理过程。 在编译过程中，编译软件对设计输入文件进行逻辑化简、综合和优化，并适当地选用一个或多个器件自动进行适配和布局、布线，最后产生编程用的编程文件。 在设计输入和设计处理过程中往往要进行功能仿真和时序仿真。 功能仿真是在设计输入完成以后的逻辑功能检证，又称前仿真。它没有延时信息，对于初步功能检测非常方便。 时序仿真在选择好器件并完成布局、布线之后进行，又称后仿真或定时仿真。时序仿真可以用来分析系统中各部分的时序关系以及仿真设计性能。 ⑷ 器件编程 编程是指将编程数据放到具体的PLD中去。对阵列型PLD来说，是将JED文件“下载”到PLD中去；对FPGA来说，是将位流数据文件“配置”到器件中去。 图8-22 16位双向移位寄存器 试用CPLD实现一个16位双向移位寄存器，其输入输出如图8-22所示。图中Q0～Q15是16位状态变量输出。D0～D15为16位并行置数输入，CR是低电平有效的异步清零端，SR、SL分别是右移或左移串行数据输入端，S1、S0为功能控制端，它们的取值和操作的对照关系如表8-6所示。 表8-6 S1、S0功能控制端对照关系表 假若选择型号为ispLSI 1024芯片，它含24个通用逻辑模块（CLB），且I／O单元数量达16×3＝48个。由此画出引脚分配图如图8-23所示。 　　⑴ 器件的选择。 除时钟外，共有37个I／O信号线。设计者可参照有关数据手册进行选择。 图8-23 16位移位寄存器引脚分配图