计算机组成原理第二章(第六讲).pptVIP

软件学院·计算机组织与结构 第2章之1 数据表示 计算机组成原理 第一章 计算机系统概论 第二章 运算方法和运算器 第三章 存储系统 第四章 指令系统 第五章 中央处理器 第六章 总线系统 第七章 外围设备 第八章 输入输出系统 第九章 并行组织 ? 上一讲回顾 1.原码除法原理 （1）回复余数法 （2）不回复余数法（加减交替法） 2.并行除法器 （1）可控加法/减法（CAS）单元 图2.10(a) （2）不回复余数阵列除法器 图2.10(b) 3.逻辑运算 运算器是数据的加工处理部件，是CPU的重要组成部分； 最基本的结构中包含：算术/逻辑运算单元、数据缓存寄存器、通用寄存器、多路转换器和数据总线等逻辑构件。 由一位全加器(FA)构成的行波进位加法器，它可以实现补码数的加法运算和减法运算。但是这种加法/减法器存在两个问题： （1）由于串行进位，它的运算时间很长。假如加法器由n位全加器构成，每一位的进位延迟时间为20ns，那么最坏情况下， 进位信号从最低位传递到最高位而最后输出稳定，至少需要n*20ns，这在高速计算中显然是不利的。 （2）就行波进位加法器本身来说，它只能完成加法和减法两种操作而不能完成逻辑操作。 本节我们介绍的多功能算术/逻辑运算单元(ALU)不仅具有多种算术运算和逻辑运算的功能，而且具有先行进位逻辑， 从而能实现高速运算。 1. 基本思想 全加器的表达式为： Si = Ai Bi Ci Ci+1 = AiBi + BiCi + AiCi 一位全加器内部逻辑图 我们将Ai和Bi先组合成由控制参数S0，S1，S2，S3控制的组合函数Xi和Yi，然后再将Xi，Yi和下一位进位数通过全加器进行全加。这样，不同的控制参数可以得到不同的组合函数，因而能够实现多种算术运算和逻辑运算。 控制参数S0 ，S1 ，S2 ，S3 分别控制输入Ai 和Bi ，产生Y和X的函数。其中Yi是受S0 、S1控制的Ai和Bi的组合函数，而Xi是受S2 、S3控制的Ai和Bi组合函数，其函数关系如表2.5所示。 根据上面所列的函数关系,即可列出Xi和Yi的逻辑表达式： 4位之间采用先行进位公式,根据式（2.36）,每一位的进位公式可递推如下： 　　第0位向第1位的进位公式为 Cn＋1＝Y0＋X0Cn 　　其中Cn是向第0位（末位）的进位。 　　第1位向第2位的进位公式为 Cn＋2＝Y1＋X1Cn＋1＝Y1＋Y0X1＋X0X1Cn　 　　第2位向第3位的进位公式为 Cn＋3＝Y2＋X2Cn＋2＝Y2＋Y1X1＋Y0X1X2＋X0X1X2Cn 　　第3位的进位输出（即整个4位运算进位输出）公式为 Cn＋4＝Y3＋X3Cn＋3＝Y3＋Y2X3＋Y1X2X3＋Y0X1X2X3＋X0X1X2X3Cn 　　设　　　　　　　　　　G＝Y3＋Y2X3＋Y1X2X3＋Y0X1X2X3　　　　　　　　　　P＝X0X1X2X3 则 Cn＋4＝G＋PCn (2.37) 这样,对一片ALU来说,可有三个进位输出。其中G称为进位发生输出,P称为进位传送输出。 在电路中多加这两个进位输出的目的,是为了便于实现多片（组）ALU之间的先行进位,为此还需一个配合电路,称之为先行进位发生器(CLA),下面还要介绍。 　　Cn+4是本片(组)的最后进位输出。逻辑表达式表明,这是一个先行进位逻辑。换句话说,第0位的进位输入Cn可以直接传送到最高位上去,因而可以实现高速运算。 　　用正逻辑表示的4位算术/逻辑运算单元(ALU)的逻辑电路图如下图所示,它是根据上面的原始推导公式用TTL电路实现的。这个期间的商业标号为74181ALU。 上演示图中除了S0－S3四个控制端外,还有一个控制端Ｍ,它使用来控制ALU是进行算术运算还是进行逻辑运算的。 　　当Ｍ＝0时,Ｍ对进位信号没有任何影响。此时F 不仅与本位的被操作数Y和操作数X 有关,而且与本位的进位输出,即C 有关,因此Ｍ＝0时,进行算术操作。 　　当Ｍ＝1时,封锁了各位的进位输出,即C ＝0,因此各位的运算结果F 仅与Y 和X 有关,故Ｍ＝1时,进行逻辑操作。 图2.12(b)示出了工作于负逻辑和正逻辑操作数方式的74181ALU方框图。显然,这个器件执行的正逻辑