5. 计算机组成和体系结构 华工 实验五 CPU组成与机器指令执行周期实验.docxVIP

  • 54
  • 0
  • 约7.82千字
  • 约 9页
  • 2017-06-24 发布于河南
  • 举报

5. 计算机组成和体系结构 华工 实验五 CPU组成与机器指令执行周期实验.docx

5. 计算机组成和体系结构 华工 实验五 CPU组成与机器指令执行周期实验

实验五 CPU组成与机器指令执行周期实验一、实验目的将微程序控制器同执行部件(整个数据通路)联机,组成一台模型计算机。用微程序控制器控制模型计算机的数据通路。通过TEC-5执行由8条机器指令组成的简单程序,掌握机器指令与微指令的关系,牢固建立计算机的整机概念。二、实验电路本次实验将前面几个实验中的所有电路,包括运算器、存储器、通用寄存器堆、微程序控制器等模块组合在一起,构成一台简单的模型机。因此,在基本实验中,这是最复杂的一个实验,也将是最有收获的一个实验。在前面的实验中,实验者本身作为“控制器”,完成了对数据通路的控制。而在本次实验中,数据通路的控制将交由微程序控制器来完成。TEC-5从内存中取出一条机器指令到执行指令结束的一个指令周期,是由微程序完成的,即一条机器指令对应一个微程序序列。三、实验设备TEC-5计算机组成原理实验系统1台逻辑测试笔一支(在TEC-5)上双踪示波器一台(公用)直流万用表一只(公用)四、实验任务对机器指令组成的简单程序进行译码。将下表的程序按机器指令格式手工汇编成二进制机器代码,此项任务请在预习时完成。内存地址机器指令机器代码(十六进制表示)00HADD R1, R001HJC R302HSTA R1, [R2]03HLDA R2, [R2]04HAND R2, R005HSUB R2, R306HOUT R207HSTP 按照下面框图,参考前面实验的电路图完成连线,工作量大概是:控制台、时序部件、数据通路和微程序控制器之间的连线。控制器是控制部件,数据通路是执行部件,时序发生器是时序部件。注意通用寄存器堆RF的RD1、RD0、RS1、RS0、WR1、WR0与IR3-IR0间的连线。将任务1中的程序代码用控制台指令存入内存中,并根据程序的需要,用数码开关SW7-SW0设置通用寄存器的数据。注意:由于设置通用寄存器时会破坏存储器单元的数据,因此应先设置寄存器中的数据,再设置存储器中的程序和数据。要求使用两组寄存器数据,一组寄存器数据在执行 ADD R1,R0指令时产生进位,一组寄存器数据在执行ADD R1,R0指令时不产生进位,以观察同一程序程序的不同执行流程。用单拍(DP)方式执行一遍程序,记录最后得到的四个寄存器的数据,以及由STA指令存入RAM中的数据,与理论分析值比较。执行时注意观察各个指示灯的显示,以跟踪程序执行的详细过程(可观察到每一条微指令的执行过程)。用连续方式再次执行程序。这种情况相当于计算机正常的工作。程序执行到STP指令后自动停机。读出寄存器中的运算结果,与理论值比较。五、实验要求务必做好实验预习,这样在实验中才能做到头脑清醒、思路清晰、忙而不乱、心中有数。根据实验任务的要求,预习时做好必要的准备,填好相关表格、数据和理论分析值,以便与实验值对照。本次实验接线较多,务必仔细,以免因接线错误导致控制出错,影响实验进度。写出实验报告,内容是:实验目的。实验任务1-5中的数据表格。值得讨论的其他问题。六、实验步骤和实验结果(1)按照表1中的指令格式与功能对表2中的机器指令组成的简单程序进行译码。表1 指令格式与功能名称助记符功能指令格式IR7 IR6 IR5 IR4IR3 IR2IR1 IR0加法ADD Rd, RsRd + Rs→Rd0 0 0 0Rs1 Rs0Rd1 Rd0减法SUB Rd, RsRd - Rs→Rd0 0 0 1Rs1 Rs0Rd1 Rd0逻辑与AND Rd, RsRd Rs→Rd0 0 1 0Rs1 Rs0Rd1 Rd0存数STA Rd, [Rs]Rd→[Rs]0 0 1 1Rs1 Rs0Rd1 Rd0取数LDA Rd, [Rs][Rs]→Rd0 1 0 0Rs1 Rs0Rd1 Rd0条件转移JC R3若C=1 则R3→PC0 1 0 11 1××停机STP暂停执行0 1 1 0××××输出OUT RsRs→DBUS0 1 1 1Rs1 Rs0××表2 机器指令程序内存地址机器指令机器代码(十六进制表示)00HADD R1, R001HJC R302HSTA R1, [R2]03HLDA R2, [R2]04HAND R2, R005HSUB R2, R306HOUT R207HSTP (2)接线本实验接线比较多,需仔细。接线表…………LDIRPC+1LDPC#AR+1LDAR#LDDR1LDDR2LDRi数据通路LDIRPC+1LDPC#AR+1LDAR#LDDR1LDDR2LDRi控制器SW_BUS#Rs_BUS#ALU_BUS#RAM_BUS#CER#CEL#数据通路SW_BUS#Rs_BUS#ALU_BUS#RAM_BUS#CER#CEL#控制器

文档评论(0)

1亿VIP精品文档

相关文档