- 1、本文档共3页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
研究生练习题六
研究生入学试卷六
选择题(每小题1分,共10分)。
1.某机字长32位,其中1位符号位,31位表示尾数,若用定点数表示,则最大正整数为___,最小负整数为___。
A. +(231_1) B. +(230-1) C. –(231_1) D. –(230-1)
2. 请从下面浮点计算器的描述中选出两个描述正确的句子是___。.
阶码部件可实现加,减,乘,除四种运算.
阶码部件只进行阶码相加,相减和比较操作.
尾数部件只进行乘法和除法运算.
3.某计算机字长32位,其存储容量为4MB,若按半字编址,它的寻址范围是___。
A. 0—4MB B. 0—2MB C. 0—2M D. 0—1MB
4. 变址寻址方式中,操作数的有效地址等于___。 A. 基址寄存器内容加上形式地址 B. 堆栈指示器内容加上形式地址
C. 变址寄存器内容加上形式地址 D. 程序计数器内容加上形式地址
5.微程序控制器中,机器指令与微指令的关系是___。
每一条机器指令由一条微指令来执行
每一条机器指令由一段用微指令编成的微程序来解释执行。
一段机器指令组成的程序可由一条微指令来执行
一条微指令由若干机器指令组成
6.描述多媒体CPU基本概念中的句子不正确的是___。CPU是带有MMX技术的处理器
MMX是一种多媒体扩展结构
MMX指令集是一种MIMD(多指令多数据流)的并行处理指令。
多媒体CPU是以超标量结构为基础的CISC机器。
7.采用串行借口进行七位ASCII码传送,带有一位奇校验位和一位起始位和一位停止位,当波特率为9600波特时,字符传送速率为___。 A. 960 B. 873 C. 1371 D. 480
8.发生中断请求的条件是___。 A. 一条指令执行结束 B. 一次I/O操作结束
C. 机器内部发生故障 D. 一次DMA操作结束
9.磁盘驱动器向盘片磁层记录数据采用___方式写入。
A. 并行 B. 串行 C. 并—串行 D. 串—并行
10.通道程序是由___组成。
A. I/O指令 B. 通道指令(通道控制字) C. 通道状态字
二.填空题(每小题3分,共18分)。
1.为了运算器的高速性,采用了A.___进位,B.___乘除法,C.___等并行技术措施。
2.虚拟存储器只是一个容量非常大的存储器A.___模型,不是任何实际的B.___存储器。
3.RISC CPU是克服A.___机器缺点的基础上发展起来的,它具有的三个要素是(1)一个有限的B.___,(2)CPU配备大量的C.___,(3)强调D.___的优化。
4.总线异步定时协议中,后一事件出现在总线上的A.___取决于前一事件的出现,即建立在B.___或互锁机制基础上,不需要统一的C.___信号,总线周期长度是D.___的。
5.温彻斯特磁盘是一种采用先进技术研制的A.___磁头,B.___盘片的磁盘机,它将磁头,盘片,电机等驱动部件读写电路等组装成一个C.___机电一体化整体,成为最有代表性的D.___存储器。
6.通道与CPU分时使用A.___,实现了B.___内部的数据处理和C.___的并行工作。
三.应用题
1.(12分)已知[x]补 = x0.x1x2…xn 求证 [1-x]补 = x0.x1x2…xn + 2-n
2.(12分)CPU的地址总线16根(A15—A0,A0是低位),双向数据总线16根(D15—D0),控制总线中与主存有关的信号有!MREQ(允许访存,低电平有效),R/!W(高电平读命令,低电平写命令)。主存地址空间分配如下:0—8191为系统程序区,由EPROM芯片组成,从8192起一共32K地址空间为用户程序区,最后(最大地址)4K地址空间为系统程序工作区。上述地址为十进制,按字编址。现有如下芯片:
EPROM : 8K×16位(控制端仅有!CS),16位×8位
SRAM :16K×1位,2K×8位, 4K×16位, 8K×16位
请从上述芯片中选择芯片设计该计算机的主存储器,画出主存逻辑框图,注意画选片逻辑(可选用门电路及译码器)。
3.(12分)一种二地址RR型,RS型指令结构如下所示:
6 位 4 位 4 位 1位 2位 16位
OP 源寄存器 目标寄存
文档评论(0)