图2-14 dac1208内部框图 图2-15 dac1208引脚图 图2-16 8031和 .docVIP

图2-14 DAC1208内部框图 图2-15 DAC1208引脚图 图2-16 8031和DAC1208的连接 例2.4 设内部RAM的20H和21H单元内存放一个12位数字量（20H单元中为低4位，21H单元中为高8位），试根据图2-16编写出将它们进行D/A转换的程序。 解：D/A转换的程序为： ORG 0000H ;告诉编译器 程序开始地址为0000H MOV R0，#0FFH ；8位输入寄存器地址 (把FFH这个数给R0) 下面程序用FFH 作地址存储数据 MOV R1，#21H ; 把21H这个数给R1 下面程序用21H 作地址存储数据 MOV A，@R1 ;高8位数字量送A 把以R1中的数为地址(21H 要转换的数据高8位)中的数(21H 的;数)传送给A MOVX @R0，A ；;高8位数字量送8位输入寄存器 ; 把A中的 数 传送给 以R0中的数为地址(FFH)中的数(FFH中的数) DEC R0 ;将R0 中的数减1 (FFH-1H=FEH)(转到下一个 位地址空间)(20H 21H FFH 之类的 就是 位地址空间) DEC R1 ;将R1 中的数减1 (21H-1H=20H)(21H为要转换的数据的高8位 20H为要转换的数据的低4位) MOV A，@R1 ；低4位数字量送A （现R1中的数为 20H） SWAP A ；A中高低4位互换（交换的原因是：在给20H要转换的数据时 数据是存在低4位的 但是在给D/A转换芯片送数据时 要送高4位 所以要互换） （硬件 接的是高4位） MOVX @R0，A ；低4位数字量送4位输入寄存器 DEC R0 MOVX @R0，A ；启动D/A转换 END 12位D/A转换器DAC1208/1209/1210 DAC1208系列D/A转换器有DAC1208、DAC1209和DAC1210三种类型，它们都是与微处理器直接兼容的12位D/A转换器。其基本结构与DAC0830系列相似，也是由两级缓冲寄存器组成，因此可不添加任何接口逻辑而直接与CPU相连。它们的主要区别是线性误差不同。 1) 特点与主要规范 该类器件可与所有的通用微处理器直接相连，可采用双缓冲、单缓冲或直接数字输入，逻辑输入符合TTL电压电平规范(1.4 V逻辑域值)，特殊情况下能独立操作(无μPC)。1 μs的电流稳定时间，12位的分辨率，具有满量程10位、11位或12位的线性度(在全温度范围内保证)，低功耗设计，只需要20 mW。参考电压为－10～+10 V，+5～+15 V为单电源。 2) 内部结构及工作方式 DAC1208系列芯片为标准24脚双列直插式(DIP24)封装，其内部结构如图11.19所示。从图中可以看出，DAC1208系列芯片的逻辑结构与DAC0830系列的相似，也是双缓冲结构，主要区别在于它的两级缓冲寄存器和D/A转换器均为12位。为了便于和应用广泛的8位CPU相连，12位数据输入锁存器分成了一个8位输入锁存器和一个4位输入锁存器，以便利用8位数据总线分两次将12位数据写入DAC芯片。这样DAC1208系列芯片的内部就有3个寄存器，需要3个端口地址。为此，内部提供了3个LE信号的控制逻辑。由于其逻辑结构和各引脚功能与DAC0830系列芯片的相似，因此我们只讨论12位数据输入锁存器与处理器8位数据总线的相连问题，其他的不再赘述。 图11.19 DAC1208系列内部结构及引脚分布图 和DAC0830一样，CS和WR用来控制输入锁存器，XFER和WR用来控制DAC寄存器，但是，为了区分8位输入锁存器和4位输入锁存器，增加了一条高/低字节控制线(字节1/字节2)。在与8位数据总线相连时，DAC1208系列芯片的输入数据线高8位D11～D4连到数据总线的D7～D0，低4位D3～D0连到数据总线的D7～D4(左对齐)，图11.20给出了DAC1208系列芯片与IBM-PC总线的连接。12位数据输入需由两次写入操作完成，设高/低字节控制信号字节1/字节2的端口地址(即DAC1208系列的高8位输入锁存器和低4位输入锁存器的地址)分别为220H和221H，12位DAC寄存器的端口地址(即选通信号XFER)为222H，由地址译码电路提供。由于4位输入锁存器的LE端只受CS和WR1控制，因此当译码器74LS138的输出端Y0＝0，使高/低字节控制线信号为“l”时，若IOW为有效信号，则两个输入锁存器都被选中； 而当译码输出端Y1=0，使高/低字节控