第8章VHDL结构.ppt

EDA技术与VHDL 第10章 VHDL结构 8.1 VHDL实体 8.2 VHDL结构体 8.2 VHDL结构体 8.3 VHDL子程序 8.3 VHDL子程序 8.3 VHDL子程序 8.3 VHDL子程序 8.3 VHDL子程序 8.3 VHDL子程序 8.3 VHDL子程序 8.3 VHDL子程序 8.3 VHDL子程序 8.3 VHDL子程序 8.3 VHDL子程序 8.3 VHDL子程序 8.3 VHDL子程序 8.3 VHDL子程序 8.3 VHDL子程序 8.3 VHDL子程序 8.3 VHDL子程序 8.3 VHDL子程序 8.3 VHDL子程序 8.3 VHDL子程序 8.4 VHDL库 8.4 VHDL库 8.5 VHDL程序包 8.5 VHDL程序包 8.6 VHDL配置 8.7 VHDL文字规则 8.7 VHDL文字规则 8.7 VHDL文字规则 8.7 VHDL文字规则 8.8 VHDL数据类型 8.8 VHDL数据类型 8.8 VHDL数据类型 8.8 VHDL数据类型 8.8 VHDL数据类型 8.8 VHDL数据类型 8.8 VHDL数据类型 8.8 VHDL数据类型 8.8 VHDL数据类型 8.8 VHDL数据类型 8.8 VHDL数据类型 8.9 VHDL操作符 8.9 VHDL操作符 8.9 VHDL操作符 8.9 VHDL操作符 8.9 VHDL操作符 8.9 VHDL操作符 8.9 VHDL操作符 8.9 VHDL操作符 8.9 VHDL操作符 8.9 VHDL操作符 8.9 VHDL操作符 8.9 VHDL操作符 习 题 习 题 习 题 实 验 与 设 计 实验目的：学习利用EDA技术和FPGA实现直接数字频率综合器（DDS）的设计。 实验任务1：参考以下的“实验8-1参考资料”，详细叙述DDS的工作原理，依据例8-29~例8-32完成仿真，并由仿真结果进一步说明DDS的原理。完成编译和下载。可以利用KX-7C5E+和ADC/DAC辅助开发板B完成硬件实验，用示波器观察输出波形。 实验任务2：当改变图8-3中的频率字值时，输出的正弦信号频率也就随之变化，设计一个辅助电路，将输出的正弦信号的频率值用数码管实时显示出来。 此频率值的获得有两种方法（不妨都试一下）： （1）用频率计测量。测量值是图8-3中DDS电路的地址信号最大值A[31]，为什么？ （2）根据式（8-7）可以直接计算出来。用逻辑电路完成计算的最好方法就是利用实验5-2的实验任务4中给出的查表计算技术。 实 验 与 设 计 实验任务3：根据图8-2，在原设计（如图8-3所示）中加入相位控制电路；重复实验任务1的内容。要求同时用数码管显示相位差，这也要用到查表计算技术。 实验任务4：将图8-3所示的顶层原理图表述为VHDL，重复实验任务1的内容。 实验任务5：在图8-3所示的设计中增加一些元件，设计成扫频信号源，扫频速率、扫频频域、扫频步幅可设置。使用SignalTap?II测试输出波形。 实验任务6：例8-29后的程序将32位频率字和10位相位字作了截断，都是8位。如果不作截断，修改其中的程序，并设法在KX-7C5E+上完成实验（提示：增加两个锁存器）。 实验任务7：将例8-29改成频率可数控的正交信号发生器，即使电路输出两路信号，且相互正交，一路为正弦（sin）信号，一路为余弦（cos）信号（此电路可用于正交方式的信号调制解调，参考10.3节）。 实 验 与 设 计 实验任务8：利用例8-29设计一个FSK信号发生器（参考9.4.2节）并用硬件实现。 实验思考题1：如果不作截断，此例的频率精度和相位精度分别是多少？ 实验思考题2：当给定某一频率控制字（32位）后，给出输出的正弦信号频率的计算公式。 实验8-1参考资料 DDS即为Direct Digital Synthesizer，中文名称是直接数字合成器，是一种新型的频率合成技术，具有较高的频率分辨率，可以实现快速的频率切换，并且在改变时能够保持相位的连续，很容易实现频率、相位和幅度的数控调制。因此，在现代电子系统及设备的频率源设计中，尤其是在通信领域，其应用越来越广泛。 实 验 与 设 计 1．DDS原理 对于正弦信号发生器，它的