多核架构及编程技术-第二章.pdf

第二章 多核处理器构架 与并行计算 单芯片多核处理器架构 多核构架分类 Core1 Core2 按硬件层次分 芯片级 Bus 板级 2 MB L2 Cache 机架级 核 核 核 核  网络级 核 核 核 核 网格 核 核 核 核 核 核 核 核 单芯片多核处理器的需求  一直以来，处理器芯片厂商都通过不断提高主 频来提高处理器的性能。但随着芯片制程工艺 的不断进步，从体系结构来看，传统处理器体 系结构技术面临瓶颈，晶体管的集成度已超过 上亿个，很难单纯通过提高主频来提升性能， 而且主频的提高同时带来功耗的提高，也是直 接促使单核转向多核的深层次原因；从应用需 求来看，日益复杂的多媒体、科学计算、虚拟 化等多个应用领域都呼唤更为强大的计算能力。 在这样的背景下，各主流处理器厂商将产品战 略从提高芯片的时钟频率转向多线程、多内核。 单芯片多核处理器架构体系  片上多核处理器（Chip Multi-Processor ， CMP ）就是将多个计算内核集成在一个处 理器芯片中，从而提高计算能力。  按计算内核的对等与否，CMP可分为同构 多核和异构多核  CPU核心数据共享与同步  总线共享Cache结构：每个CPU 内核拥有共享的二级或三级Cache， 用于保存比较常用的数据，并通过连接核心的总线进行通信。  基于片上互连的结构：每个CPU核心具有独立的处理单元和Cache ， 各个CPU核心通过交叉开关或片上网络等方式连接在一起。  给程序开发者带来的挑战 从功耗的角度看多核  CMOS芯片的功耗分为：  静态功耗：CMOS芯片的输入输出都没有变化 时的功耗；小，可忽略。  动态功耗：CMOS芯片的输入输出有变化时的 功耗。 芯片功耗  芯片指标：频率f，电压v ，功率Pow  f受制于v: v越高，f就越能达到较高的频率。 （f 的上限和v成正比） f 100MHz A 50MHz B C 1.5v 3v v 不同工作频率的芯片功耗  A ：100MHz和3v下工作  B ：50MHz和1.5v下工作  C：50MHz和3v下工作。 f 显然，C点在浪费CPU的潜力。 100MHz A 如果50MHz的频率已经够了，应该