基于MAXPLUSⅡ环境下的1位全加器的设计.pdfVIP

第l7卷 第6期 长 春 大 学 学 报 Vo1．17 No．6 2007年l2月 JOURNAL 0F CHANGCHUN UNⅣERSrIY Del2．2O0r7 文章编号：1009—3907(2007)06—0040—04 基于MAXPLUS 1I环境下的1位全加器的设计 赵 雷 (长春大学 电子信息工程学院，吉林 长春 130022) 摘 要：介绍了基于Altera公司在Windows环境下开发的EDA软件工具MAXPLUSII的1位全加 器的设计，对使用到的一些EDA关键技术进行了分析和探讨。 关键词：EDA技术；MAXPLUSII；VHDL语言；全加器 中图分类号~．Tl：r312VH 文献标识码：A 现代电子产品正以前所未有的革新速度，向着功能多样化，体积最小化、功耗最低化的方向迅速发 展…。它与传统电子产品在设计上的显著区别之一就是大量使用大规模可编程器件，以提高产品性能，缩 小产品体积，降低产品消耗；区别之二就是广泛运用现代计算机技术，以提高电子设计自动化程度，缩短开发 周期，提高产品竞争力。EDA(Electronic Design Automation，电子设计自动化)技术正是为了适应现代电子产 品设计的要求，吸收多学科最新成果而形成的一门新技术，是电子设计技术的发展趋势，利用EDA工具可以 代替设计者完成电子系统设计中的大部分工作。 1 EDA技术的构成 EDA代表了当今电子设计技术的最新发展方向，它的基本特征是：设计人员按照“自顶向下”的设计方 法，对整个系统进行方案设计和功能划分，系统的关键电路用一片或几片专用集成电路(ASIC)实现，然后采 用硬件描述语言(HDL)完成系统行为级设计，最后通过综合器和适配器生成最终的目标器件。这样的设计 方法被称为高层次的电子设计方法，它给我们提供了一种“自顶向下”(Top．Down)的全新的设计方法 。然 后从系统设计人手，在顶层进行功能划分和结构设计，并进行仿真、纠错，并用VHDL、Verilog-HDL、ABEL等 硬件描述语言对高层次的系统行为进行描述，在系统一级进行验证，最后再用逻辑综合优化工具生成具体的 门级逻辑电路的网表，其对应的物理实现级可以是印刷电路板或专用集成电路(ASIC)。ASIC芯片，尤其是 CPLD／FPGA器件，已成为现代高层次电子设计方法的实现载体。 2 V皿 L语言 EDA技术首先要对系统的行为、功能进行正确的描述[3]。硬件描述语言(HDL)是各种描述方法中最能 体现EDA优越性的描述方法。它实际就是一个描述工具，其描述的对象就是待设计电路系统的逻辑功能、 实现该功能的算法、选用的电路结构以及其他各种约束条件等。VHDL是最具推广前景的HDL。 3 位全加器的设计 3．1 具体实现 本设计的具体实现是使用可编程逻辑设计软件平台。使用Ahera公司在Windows环境下开发的EDA 软件工具M AXPLUS II。进行逻辑设计的过程主要有四个阶段。 收稿日期：2007-09-26 作者简介：赵 雷(1979·)，男，吉林省九台市人，长春大学电子信息工程学院助理实验师，主要从事EDA等软硬件仿真的教学 与研究。 第6期 赵 雷：基于MAXPLUSⅡ环境下的1位全加器的设计 41 3．2 设计输入 ． EDA工具的重要特征之一是支持多种输入方式 ，如原理图输入、HDL硬件描述语言输入、状态级输入 等，MAXPLUSⅡ能很好支持这些输入方式。本设计两输入或门和半加器模块作为底层设计，采用VHDL输 入方式，顶层的全加器，采用原理图设计输入方式VHDL语言输入…，VHDL源程序如下： (1)或门(ORM2．VHDL)