基于jpeg 压缩编码算法的数字图像处理系统① - 计算机系统应用.pdf

2012 年 第 2 1 卷 第 10 期 计 算 机 系 统 应 用 基于 JPEG 压缩编码算法的数字图像处理系统① 张敏海, 吴新开, 张婷婷 (湖南科技大学 信息与电气工程学院, 湘潭 411201) 摘 要: 介绍了基于 TMS320VC6713 DSPFPGA 的数字图像采集系统的硬件设计, 以及在 DSP 上实现图像 JPEG 压缩编码算法, 并通过 USB 总线将图像数据发送到 PC 机. 实验结果表明这种设计有效地减小了图片存储 所需空间, 获得了较高的压缩比. 关键词: DSP; FPGA; JPEG Digital Image Processing System Based on JPEG Compression Algorithm ZHANG Min-Hai, WU Xin-Kai, ZHANG Ting-Ting (School of Information and Electrical and Engineering, Hunan University of Science and Technology, Xiangtan 411201, China) Abstract: Design of image acquisition platform based on TMS320VC6713 DSP FPGA is presented and the realization of JPEG compressing encoding based on DSP are expounded, and sends the processed image data to PC by USB bus. The experimental result indicates that this design reduces effectively the space of the picture. High compression ratio is obtained from experiments. Key words: DSP; FPGA; JPEG 随着社会的发展, 基于图像处理的应用越来越 广泛, 已经广泛渗透到视频监控、机器视觉、军事制 导、电视电话等. 数字图像处理技术要求把模拟图像 信号转换成可以被高速处理器进行处理的数字图像 信号, 同时数字图像数据量特别大, 不利于传输与 存储, 所以对高速高性能的图像处理平台以及图像 数据压缩处理进行研究与设计具有较深的理论与现 实意义. 图 1 图像采集硬件系统图 1 系统硬件设计 TMS320VC6713 DSP 作为系统中进行图像信号处 目前, 以高速处理器DSP 和 FPGA 组成数图像采 理的主处理器, 以它为中心扩展了 512K 的FLASH 和 集与处理平台为主流, 它对 CCD 摄像机的视频信号进 4M 的 SDRAM. 行数字采集, 获得数字图像信号, 并利用 DSP 的 CCS EP1K50 FPGA 为系统的协处理器, 作为系统整个 软件开发平台的汇编语言和 C/C++语言混合程序设计 的时序控制, 包括视频 A/D 的读和写控制、存储 可以高效地实现各类数字图像处理算法, 系统能以 器的接口时序控制以及液晶接口的控制等[2,3]. USB 方式将 DSP 处理的 JPEG 等图像文件数据上传给 本系统采用专用的模拟视频解码器 SAA7113, [1] 上位机(PC)进行监视与操控 , 如图 1 所示. SAA7113 接收 CVBS(复合视频)或 S-video 模拟视频输 ① 收稿时间:2012-02-17;收到修改稿时间:2012-04-04