ESD(中)概要1.doc

在布局上结合在一起共用防护圈(guard rings)﹐NTLSCR元件可与输出级的输出NMOS在布局上结合在一起共用防护圈﹐所以布局面积可以更有效地节省﹐而在深次微米制程下输出级的ESD防护能力得以提升。 图6.3-8 6.3.3 高杂讯免疫力的LVTSCR元件 　　随着积体电路的广泛应用﹐积体电路可能被使用在具有杂讯干扰的工作环境下﹐积体电路必须对外界杂讯干扰具有某种程度的免疫能力。当积体电路在正常运作时﹐突发的杂讯干扰可能会触发在 I/O Pad上的LVTSCR元件导通而造成电路系统工作上的错误。一实际的例子显示在图6.3-9中﹐一积体电路Chip 1的输出级推动另一积体电路Chip 2的输入级﹐该积体电路Chip 2的输入级是用一LVTSCR元件来做静电放电的防护元件。 图6.3-9 　　如图6.3-9所示﹐在一电路系统中﹐积体电路Chip 1的输出级送出一个高电位的Logic 1讯号至一积体电路Chip 2的输入级﹐以达成某一时序下的讯号传递﹐在此电路状态下﹐积体电路Chip 1输出级内的PMOS元件被导通﹐因此在Output Pad上的电位被充电至VDD的位准﹐经由电路板上导线的连接﹐另一积体电路Chip 2输入级的Input Pad亦被充电至VDD的位准。 　　如果在这个时候﹐有一突发的杂讯电波(Noise Pulse)正好干扰耦合到该电路板上的连接线﹐