第7章 FPGA设计原则.docVIP

  1. 1、本文档共10页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第7章 FPGA设计原则

第1节 FPGA高级应用 可编程逻辑器件上的嵌入式处理器 1 Altera --Nios/Nios II (soft)、ARM922T (hard) --Quartus II,SOPC Builder,Nios II IDE --Avalon总线 2 Xilinx --MicroBlaze 、PicoBlaze (soft)、PowerPC (hard) --ISE、EDK --CoreConnect总线 3 其他 --LatticeMico32、Core8051s、 ARM 、 …… -- 使用 FPGA 实现 DSP 1 硬件支持: --硬件乘法器、硬件乘加器、专用的 DSP 逻辑片; -Xilinx XtremeDSP逻辑片 -Altera DSP块 -Lattice sysDSP块 2 软件支持: --DSP IP核 --系统级设计工具:System Generator、DSP Builder、AccelDSP、Lattice BlockSet、…… 可重配置计算 1 一种新型的计算模式。 2 可重配置逻辑作为微处理器的协处理单元。 3 可重配置逻辑可以配置成不同的功能,为不同的应用和计算提供硬件支持。 4 可重配置逻辑一般采用基于SRAM的FPGA器件实现。 结构 硬件的灵活性 1 处理器种类、个数 2 互连机制 3 存储机制 4 硬件逻辑电路、外设 软件的可编程性 1 高级语言 2 操作系统支持 IRL-基于Internet的可重配置逻辑 1 Internet Reconfigurable Logic (IRL)是Xilinx倡导的一种新的FPGA设计理念,其核心是通过Internet对远程设备的硬件设计和软件程序进行升级、重构、调试和监控。 2 这种设计理念伴随着嵌入式Internet技术的蓬勃发展必将对嵌入式设备的设计模式产生深远的影响。 3 IRL包括三个方面的基本要素: --含有配置bit流或应用程序的主机; --含有配置功能的目标系统; --Internet或远程访问介质。 4 IRL技术可以应用于许多场合: --在部分功能没有完成全面测试之前就可以先将产品投放市场; --故障设备的远程维护; --远程修复产品使用过程中发现的Bug; --对已售出的产品升级新的功能; --对新出现的标准和协议予以支持等等; 5 FPGA可通过内部嵌入式处理器内核(如Micro Blaze和PPC405)及其软件支持,实现对自身的重构和升级。 6 采用IRL技术将带给产品三个明显的优势: --缩短产品上市时间; --减少产品维护费用; --延长产品生命周期; SOPC 1 FPGA 芯片密度已达到千万门级, DSP、 MCU、 总线控制等复杂的功能可由一片 FPGA 芯片完成。 2 在 FPGA 上实现 SOC SOPC —— System On a Programmable Chip PSOC —— Programmable System On a Chip 3 IP 核、OpenCore a、快速投放市场 b、具有可重构性 C、 设计高效自动化 d 、Xilinx、Altera、Cypress、Actel、Lattice、………… IP资源复用 1 Xilinx 的 IP 核生成工具是 Core Generator,可以生成各种类型、各种功能的模块。 2 这些模块从简单的基本设计模块到复杂的信号处理器等一应俱全。 3 缩短设计进度,减少开发调试时间,避免重复设计,同时对设计的性能和质量带来较大的提升。 4 Altera 的 MegaWizard Plug-In Manager 可以帮助设计者建立或修改宏功能模块,包括 --LPM(Library Parameterized MegaFunction); --MegaCore(如FFT、FIR等); --AMPP(Altera Megafunction Partners Program,如PCI等); FPGA设计基本原则 面积与速度的折衷 1 面积 --一个设计消耗FPGA内部逻辑资源的数量。 --可用消耗的触发器和查找表个数、或等效逻辑门数来衡量。 2 速度: --设计在FPGA上稳定运行所能达到的最高频率。 --由设计的时序状态决定。 --与很多时序特征量密切相关。 3 面积和速度: --是设计质量评价的重要指标,贯穿FPGA设计的始终。 --与产品的质量和成本密切相关。 --面积和速度的平衡与互换。 4 功耗 5 面积与速度的平衡: --满足设计时序

文档评论(0)

dajuhyy + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档