第6章场效应晶体管.pptVIP

6.3 MOSFET的阈值电压 6.3.4 理想状态MOSFET的阈值电压 1. 理想状态：Qox＝0，Φms＝0 2. 沟道形成时的临界状态：Qn＝0 3. 出现强反型后：xd → xdmax (强反型时可视为n＋p) 栅电极 栅氧化层 P型半导体 Qn QG QOX QB 6.3 MOSFET的阈值电压 6.3.4 理想状态MOSFET的阈值电压 理想假设条件下不考虑 刚达到强反型时Qn分布在表面很薄的一层内 QnQB 栅电极 栅氧化层 P型半导体 Qn QG QOX QB 6.3 MOSFET的阈值电压 6.3.4 理想状态MOSFET的阈值电压 　　其中： 栅电极 栅氧化层 P型半导体 Qn QG QOX QB 栅氧化层厚度 单位面积栅电容 6.3 MOSFET的阈值电压 6.3.4 理想状态MOSFET的阈值电压 6.3.5 实际MOSFET的阈值电压 要考虑如下因素： （1）平带电压 （2）场感应结 （3）衬偏电压 6.3 MOSFET的阈值电压 6.3 MOSFET的阈值电压 6.3.5 实际MOSFET的阈值电压 （1）平带电压 6.3 MOSFET的阈值电压 6.3.5 实际E-MOSFET的阈值电压 E-NMOS： E-PMOS： 6.3 MOSFET的阈值电压 6.3.5 实际MOSFET的阈值电压 （2）场感应结（VDS0）： 场感应结：半导体表面形成反型层时，衬底和反型层之间类似形成PN结，因是由半导体表面的电场引起的，故称为场感应结。 由于VDS＞0，导致沟道中存在电位差，故沿沟道方向场感应结不均匀。 6.3 MOSFET的阈值电压 6.3.5 实际MOSFET的阈值电压 （3） 衬偏电压（VBS≠0）： VBS 衬底偏置：对于MOS-IC而言，在电路工作时，其中各个MOSFET的衬底电位是时刻变化着的，如果对器件衬底的电位不加以控制的话，那么就有可能会出现场感应结以及源-衬底结正偏的现象；一旦发生这种现象时，器件和电路即告失效。所以，对于IC中的MOSFET，需要在衬底与源区之间加上一个适当高的反向电压——衬偏电压，以保证器件始终能够正常工作。简言之，衬偏电压就是为了防止MOSFET的场感应结以及源结和漏结发生正偏、而加在源-衬底之间的反向电压。 VBS使“场感应结”耗尽层宽度变化 6.3 MOSFET的阈值电压 6.3.6影响阈值电压的因素 （1）栅电容Cox （2）接触电势 （3）衬底杂质浓度的影响 （4）氧化层电荷密度的影响 6.3 MOSFET的阈值电压 6.3.6影响阈值电压的因素 （1）栅电容Cox 减小氧化层厚度 选用较大介电系数的材料作栅介质膜 6.3 MOSFET的阈值电压 6.3.6影响阈值电压的因素 （2）接触电势差 修正 （由于金半之间有一层氧化层） P－Si N－Si 0 -0.3 -0.6 -0.9 NBC 1010 1014 1018 Al（n-Si) Al（p-Si) 衬底杂质浓度对接触电势差影响不大。 现代MOS工艺多采用（N+）硅栅。 6.3 MOSFET的阈值电压 6.3.6影响阈值电压的因素 （3）衬底杂质浓度的影响 对费米势影响较小，当杂质浓度增加2个数量级的时候，费米势仅变化0.1V； 对功函数差影响较小，当杂质浓度增加4个数量级的时候，功函数仅变化0.2V； 对耗尽层电荷影响较大。 耗尽层电荷可采用离子注入调整，受主杂质注入使VT增大，施主杂质注入使VT减小。 1013 1017 cm-3 10 5 1 0.01 tox=100nm △VT PMOS NMOS 衬底杂质浓度对VT的影响 6.3 MOSFET的阈值电压 6.3.6影响阈值电压的因素 （4）氧化层电荷密度的影响 对于NMOS： NA一定时，Qox增加会导致VT下降，所以NMOS易形成耗尽型（PMOS易形成增强型），要制备增强型NMOS必须降低QOX。 对于Si衬底，（100）面的固定电荷面密度最低，（111）面的固定电荷面密度最高，故MOS器件常选用（100）硅片为衬底。 6.4 MOSFET的电流－电压特性 6.4.1 理想模型（以ENMOS为例） 一维近似，只考虑电流在y方向的流动； 强反型近似： 缓变沟道近似： 只考虑漂移电流，忽略扩散电流； 忽略沟道和衬底间的反向漏电流； 忽略源极、漏极、沟道之间的接触电阻； 沟道杂质浓度均匀分布； 沟道载流子迁移率为常数。 Xc 6.4 MOS