数字逻辑教学课件：第五章 触发器.pptVIP

第五章 触发器 触发器是一种存储元件，在电路中用来记忆电路过去的输入情况。 一个触发器具有两种稳定的状态,一个称之为 0状态，另一种称之为1状态。在任何时刻,触发器只处于一个稳定状态,当触发脉冲作用时,触发器可以从一种状态翻转到另一种状态。 常用的触发器有R–S触发器、 D触发器、 J – K触发器和T触发器。 5.1 基本R－S触发器 基本R－S触发器可由两个与非门交叉耦合组成，其逻辑图和逻辑符号如下： G1 R Q G2 S Q 0 1 1 1 0 0 Q R S Q 基本R－S触发器的输入与状态之间的逻辑关系可用触发器的功能表来描述。 R S Q(n+1) 功能说明 0 0 0 1 1 0 1 1 d 0 1 Q 不定 置 0 置 1 不变 基本R－S触发器功能表 *RS=00为禁止状态 基本R－S触发器的次态方程为： Q(n+1)＝S＋RQ 其约束条件为： R+S=1 基本R－S触发器的一个重要特性：如果连续出现多个置0或置1信号，只有第一个置0或置1信号起作用。利用这一特性可消除机械开关的触点抖动。 基本R－S触发器也可由或非门组成。 0 00 01 11 10 01 RS Q 0 Q(n+1) d d 0 1 1 1 5.2 同步触发器 在数字系统中，通常要求触发器按一定的时间节拍动作，即让输入信号的作用受到时钟脉冲的控制，为此出现了带时钟控制的同步R－S触发器，其逻辑图和逻辑符号如下： G1 R Q G2 S Q CP G3 G4 Q R S Q CP 1 1 0 1 0 1 1 0 0 5.2.1 同步R－S触发器 当CP为0时，不论R，S为何值，触发器的状态保持不变；当CP为1时，触发器的状态取决于R和S，工作原理与R－S触发器相同。 同步R－S触发器的功能表和状态表如下： R S Q(n+1) 功能说明 0 0 0 1 1 0 1 1 Q 1 0 d 不变 置 1 置 0 不定 同步R－S触发器功能表 现 态 Q 次 态 Q(n+1) 0 1 0 1 0 1 1 1 d d 0 0 RS=00 1 1 1 0 同步R－S触发器状态表 0 1 00, 10 00, 01 RS 01 10 同步R－S触发器状态图 同步R－S触发器存在两个问题 1. 次态不能确定：R=S=1 2. 空翻：在CP=1期间，R、S变化，输出也变化。 同步R－S触发器的状态方程为： Q(n+1)＝S＋RQ R?S = 0 (约束条件) 1 00 01 11 10 01 RS Q d Q(n+1) 0 1 1 0 0 d 1 1 5.2.2 同步D触发器 如果使同步钟控R－S触发器的R和S端始终处于互补状态, 则可消去次态不能确定的问题, 这就形成了所谓的D触发器, 其逻辑图的逻辑符号如下: Q Q CP D 0 0 1 1 1 0 0 1 1 1 0 1 1 0 0 G1 (R) Q G2 D Q CP G3 G4 (S) 当CP=0时，D触发器的状态不变；当CP=1时，D触发器的状态取决于D。 D触发器的功能表和状态表如下： D Q(n+1) 0 1 0 1 Q Q(n+1) 0 1 0 0 1 1 D＝0 D＝1 D触发器功能表 D触发器状态表 D触发器的次态方程为： Q(n+1)＝D 状态图为： 0 1 0 1 D 1 0 D触发器结构简单, 但仍然存在“空翻”现象。实用中可使用边沿触发（维持阻塞）型D触发器, 可以防止空翻的发生。 置”1”维持线 置”1”阻塞线 置”0”阻塞线 置”0”维持线 Q SD Q CP RD D D CP SD RD Q Q 边沿触发（维持阻塞）D触发器 CP上升沿将 D可靠置入， 无空翻现象。 详见P113 D CP SD RD Q Q RS 触发器 D 触发器 D CP Q Q R S Q Q R S CP Q Q D CP Q Q 边沿D触发器组成计数器 D与状态非连接 Q在CP上升沿翻转 CP2与D1相连 Q2在Q1下降沿翻转 5.2.3 同步J－K触发器 同步J－K触发器有两个输入端，即克服了R－S触发器的约束问题，使用上又比D触发器灵活。其逻辑图与逻辑符号如下： Q Q J K C 0 1 1 1 Q 1 1 0 0 Q＝1 Q(n+1)=0 Q Q 1 1 1 1 1 0 0 1 1 0 0 G1 K Q G2 J Q CP G3 G4 Q(n+1)=1 Q＝0 当CP＝0时，J－K触发器的状态保持不变； 当CP＝1时， 若J=K=0, 则G3=G4=1, 触发器保持原状态