- 1、本文档共61页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
嵌入式系统基础教程第15讲_第7章时间管理_61页
2008年6月28日 南京大学计算机系 张家界培训 《嵌入式系统原理与开发》 第15讲 南京大学计算机系 俞建新主讲 第7章 中断、DMA和时间管理 本章主要介绍以下内容: 嵌入式中断控制器 嵌入式DMA控制器 嵌入式系统时钟控制和管理 锁相环电路 时钟电源管理器 实时时钟 脉宽调制定时器 7.3 嵌入式系统时钟控制和管理 嵌入式处理器主频时钟来源于锁相器(锁相环) 在时钟电源管理器的控制下,主频时钟按照设定的分频模式被输送到各个硬件部件,以达到使能/禁能各个功能部件以及节省功耗的目的。 实时时钟(RTC,也叫日历时钟)对主频脉冲信号计数,为嵌入式系统提供时钟节拍脉冲信号、计时信号(年/月/日、星期、时/分/秒)和闹钟(告警)信号。 使用主频信号的另外一个外设部件是脉冲宽度调制器(PWM),它可以提供指定占空比的时钟脉冲信号,也可以提供计数定时信号。 7.3.1 锁相环—主频信号产生器 在ARM处理器里,锁相器参考接收到的脉冲信号的频率和相位,输出一个同步时钟信号,即主频信号。 由于锁相器的内部是一个反馈电路,所以常常称为锁相环。参看下面的结构图。 锁相环的基本结构 锁相环主要由鉴相器、可调相/调频的时钟发生器器和环路滤波器的三个部分组成,各个部分的工作原理如下。 鉴相器:用于判断锁相器所输出的时钟信号和接收到的晶体震荡脉冲信号中时钟的相差幅度。 可调相/调频的时钟发生器:用于根据鉴相器所输出的信号来适当的调节锁相器内部的时钟输出信号的频率或者相位,使得锁相器完成上述的固定相差功能。 环路滤波器:用于对鉴相器的输出信号进行滤波和平滑,大多数情形下是一个低通滤波器。用于滤除由于数据的变化和其他不稳定因素对整个模块的影响。 S3C44B0X锁相环( PLL Phase Locked loop)内部模块 S3C44B0X的锁相环包括4个基本模块: VCO 用于产生随直流电压变化的输出频率; Voltage Controlled Oscillator,电压控制振荡器 Divider P (预分频器 P)将输入频率( Fin )除以CLKCON寄存器里的p分频参数; Divider M (主分频器 M)将VCO的输出频率除以CLKCON寄存器里的m分频参数,作为PFD(Phase Frequency Detector,相位频率检测器)的输入; Divider S(后分频器S)将输出频率除以CLKCON寄存器里的S分频参数,即可得Fpllo (PLL模块的输出频率)。 S3C44B0X的锁相环电路方框图 S3C44B0X的PLL输出的时钟受控于PLLCON设置 S3C44B0X锁相环输出时钟的频率 锁相环输出Fpllo 与锁相环输入Fin的关系 S3C44B0X的PLL模块的输出时钟频率Fpllo和输入参考时钟频率fin的关系由下式决定: Fpllo = (m x Fin) / (p x 2 s ) m = M+ 8,也就是分频器M 的分配值+8 p = P+ 2,也就是分频器P的分频值+2 规定:Fpllo大于20MHz ,并且小于66MHz S3C44B0X的锁相环控制寄存器PLLCON位定义 S3C44B0X锁相环输出时钟设置举例 假定PLL的输入时钟是 Fin=14.318MHz 要求PLL的输出时钟是Fout=60MHz 则设定PLLCON的三个分频系数字段值为: MDIV=59,即M分频系数为59 PDIV=6,即M分频系数为6 SDIV=1,即M分频系数为1 验算如下 Fout=((59+8)*14,318,000)/((6+2)*21)=59,956,625 =60MHz S3C44B0X的66MHz主频信号设置参数 假定PLL的输入时钟是 Fin=14.318MHz 要求PLL的输出时钟是Fout=66MHz 则可以把PLLCON的三个分频系数字段值设为: MDIV=66,即M分频系数为66 PDIV=6,即M分频系数为6 SDIV=1,即M分频系数为1 验算如下 Fout=((66+8)*14,318,000)/((6+2)*21)=66,220,750 =66MHz 7.3.2 嵌入式系统的时钟管理 时钟信号发生器(简称时钟发生器)为处理器提供时钟信号。它可以是一个独立的芯片,也可以集成在处理器内部。 前者的例子有80186处理器外接8284时钟发生器,后者的例子有8051单片机、S3C44B0X和S3C2410X等。目前,绝大多数嵌入式处理器的时钟信号发生器以后一种形态存在。 S3C44B0X的时钟电源管理器 S3C44B0X的内建时钟电源管理器为CPU和外部设备提供时钟信号。可以通过软件来控制该内嵌时钟电源管理器为哪些外部设
您可能关注的文档
- 宏观审慎监管 1.ppt
- 定理垂直于弦的直径平分弦并且平分 弦所对的两条弧 .ppt
- 定积分 4 应用.ppt
- 定积分 3.ppt
- 定积分 5 应用.ppt
- 定语从句一.ppt
- 定积分的概念改.ppt
- 宗岱 Tair 分布式KV系统.pptx
- 实例人力资源所有模块流程图非常实用 33页.ppt
- 宝宝情商培养.ppt
- 江苏省灌云高级中学2023-2024学年高三上学期第一次月考地理试题含答案.docx
- 备战2024年高考物理一轮重难点复习 第十三章 近代物理.docx
- 江苏省高邮市一中2021-2022学年高三上学期第一次月考语文试题(原卷版).docx
- 江苏省华罗庚中学2023-2024学年高三上学期12月阶段检测数学试卷含答案.docx
- 江苏省海门中学2023-2024学年高三上学期第一次调研考试地理试题及答案.docx
- 备战2024年高考物理一轮重难点复习 第九章 恒定电流.docx
- 江苏省高邮市2023-2024学年高三下学期3月学情调研数学试题含答案.docx
- 备战2024年高考物理一轮重难点复习 实验十一:探究影响感应电流方向的因素.docx
- 备战2024年高考物理一轮重难点复习 实验三:验证平行四边形定则.docx
- 备战2024年高考物理一轮重难点复习 第十四章 光.docx
文档评论(0)