运算器进位链实验报告.docxVIP

学生实验报告学院：软件学院专业：软件工程年级：级学号：学生姓名：同组学生姓名：实验课程名称：计算机组成原理实验实验名称：并行加法器指导教师：实验时间：2016/3/10实验地点：实验楼201 2016年3月10日实验目的与要求掌握超前进位加法器的原理及其设计方法熟悉CPLD应用设计及EDA软件的使用实验设备1、TD-CMA教学实验系统1台（通过USB串行接口与PC微机相连）2、PC微机1台实验原理实验步骤1、实验接线：2、实验步骤：思考题及实验结果与讨论通过改变S3~S0，CN的状态尝试不同运算的操作结果有何不同？答：S3~S0，CN为控制信号，各部件对操作数进行何种运算由控制信号S3…S0和CN 来决定。如下图ALU为什么要设置暂存器A，B？　　答：要处理的数据存于暂存器A和暂存器B，这样可以实现算术、逻辑和移位运算部件同时接受来自A和B的数据。T4脉冲对实验结果有何影响？　　答：为进行双操作数运算，运算器的两个数据输入端分别由两个数据暂存器A、B（用锁存器74LS275实现）来锁存数据。要将内总线上的数据锁存到A或B中，则锁存器74LS275的控制器LDDR1或LDDR2须为高电平。当T4脉冲到来时，总线上的数据就被锁存进A或B中了。根据联机软件观测实验运行数据流动情况。　　答：----超前进位加法器如何实现超前进位？首先加法器的逻辑表达式为：,对此表达式进行推导：由于gi、pi 只和Ai、Bi 有关，这样Ci+1 就只和Ai、Ai-1、…、A0，Bi、Bi-1、…、B0 及C0有关。所以各位的进位Ci、Ci-1、…、C1 就可以并行地产生，这种进位就叫超前进位。说明实验的整体流程（同实验步骤）学习理解并掌握实验原理打开系统电源，连接线路。编译pof文件，并烧制到CPLD中以 CON 单元中的 SD17…SD10 八个二进制开关为被加数 A，SD07…SD00 八个二进制开关为加数B，K7用来模拟来自低位的进位信号，相加的结果在CPLD单元的L7…L0八个LED 灯显示，相加后向高位的进位用CPLD单元的L8灯显示。给A和B 置不同的数，观察相加的结果。