sram控制器（SRAM controller）.docVIP

sram控制器（SRAM controller） `时间1ns的音频/ 1ns ////////////////////////////////////////////////////////////////////////////////// /公司： /工程师： / / //创建日期：02:18:56 11 / 20 / 2009 /设计名称： / /模块名称：sram_ctrl_top /项目名称： /目标设备： /工具版本： /描述： / / /依赖项： / / /修订： /修订0.01 -创建的文件 / /其他评论： / / ////////////////////////////////////////////////////////////////////////////////// /////性能很低的SRAM控制器，好在简单易懂，占用资源也小。6个周期完成一个读或者写操作...... / / / / /////只能操作一片16位宽的异步SRAM，想控制更多可以自己修改.. ////// ///// /////以下信号名称顾名思义… 模块sram_ctrl_top（ bus2ip_clk， bus2ip_reset， ip2bus_data， ip2bus_wrack， ip2bus_rdack， bus2ip_addr， bus2ip_data， bus2ip_rnw， bus2ip_cs， mem_a， mem_dout， mem_din， mem_cen， mem_oen， mem_wen ）； 参数闲置=“d0； 参数rd_latch =“D1； 参数rd_active =“D2； 参数rd_finish =“D3； 参数wr_latch =“D4； 参数wr_active1 =“D5； 参数wr_active2 =“D6； 参数wr_finish =“D7； 输入bus2ip_clk，bus2ip_reset，bus2ip_rnw，bus2ip_cs； 输入[ 31:0 ] bus2ip_addr； 输入[ ] bus2ip_data 15:0； 输入[ ] mem_din 15:0； 输出ip2bus_wrack，ip2bus_rdack； 输出[ ] ip2bus_data 15:0； 输出[ ] mem_dout 15:0； 输出[ 31:0 ] mem_a； 输出mem_cen，mem_oen，mem_wen； reg [3:0] NS，CS； reg [ 15:0 ] mem_dout，ip2bus_data； reg [ 31:0 ] mem_a； 注册mem_cen，mem_oen，mem_wen； 注册ip2bus_wrack，ip2bus_rdack； 总是@（posedge bus2ip_clk） 如果（bus2ip_reset = = 1b1） cs =空闲； 其他的 cs = ns； 总是@（*） 开始 案例（cs） 空闲：开始/ / / / CS信号有效后，根据的的高低进入读状态，1，0进入写状态..... / / / / 如果（bus2ip_cs） 如果（bus2ip_rnw） NS = rd_latch； 其他的 NS = wr_latch； 其他的 ns =空闲； 结束 rd_latch：开始/ / / /在这个状态锁存读地址数据， The CE and OE signals are low.////... NS = RD_ACTIVE; End RD_ACTIVE:begin//// in this state to maintain stable output, waiting for SRAM./////... NS = RD_FINISH; End The RD_FINISH:begin///// latches the output data of SRAM and RDACK are given, and then the signal back to the initial state.//////... NS = IDLE; End In this state the WR_LATCH:begin///// latch to the upper write address and write data /////... NS = WR_ACTIVE1; End WR_ACTIVE1:begin///// low CE, OE, WE signal /////... NS = WR_ACTIVE2; End WR_ACTIVE2:begin//// continues to pull these low signal / wait... NS = WR_F