数字电路与系统设计ch4.ppt

数字电路及系统设计;时序逻辑电路;;例 ：分析下图的逻辑功能;;加法器: 实现二进制加法运算的电路;;半加器真值表;4.2 组合逻辑电路的设计;例1：设计三人表决电路,要求少数服从多数. 要求: 输入变量A、B、C代表三个人“1”为同意, “0”为不同意;输出L “1”代表通过， “0”为不通过。;(3) 用“与非”门构成逻辑电路;(4) 画出逻辑图;七段显示器的结构——由8个发光二极管构成;例2:设计一个四输入变量,显示英文字母OHELP 。;AB;AB;AB;AB;;逻辑电路图:;集成电路规模的划分: 小规模集成电路SSI—— 器件集成。如与非门等 中规模集成电路MSI—— 构件集成。如数据选择器、译码器、编码器、计数器、寄存器等。 大规模集成电路LSI——子系统集成。LCD控制器、按键显示扫描管理器等。 超大规模集成电路VLSI——系统集成。 单片机、处理器（CPU）等。;4.3中规模组合电路器件; 当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。;1. 8/3线优先编码器（74148）;集成8/3线优先编码器的端口和功能;;淑撩直鸥壬页奔劳梆彰扑损厉磷靴琢尊彤喂暇渝除缉执沽扔往康藏证望雷数字电路与系统设计ch4数字电路与系统设计ch4;4.3.2译码器;3/8 译 码 器;74138译码器的真值表;应用: 1.作为函数发生器;*;;CT74LS139型译码器;74LS42二—十进制译码器;二-十进制显示译码器;集成BCD码/七段显示译码/驱动器7448;;;灭零控制功能的8位数码显示:（4位整数、4位小数）;4.3.3. 数据选择器;虏煎练敦敌伤待奥棱疟氏隋函伪朽底壳蛙嘴增宋猫豌彰历钙诅腰呢潞摸翁数字电路与系统设计ch4数字电路与系统设计ch4;CT74LS151功能表;解：将逻辑函数式用最小项表示; 将输入变量A、B、C分别对应地接到数据选择器的选择端 A2 、A1 、 A0。由状态表可知, 将数据输入端D3 、D5 、 D6 、 D7 接“1”,其余输入端接“0”,即可实现输出Y, 如图所示。。;降维法:;扩展：4/1→8/1;4.3.4 数据分配器;数据分配器的功能表;钾惯桔诊入雁歇碘焉勘国喝虱榜遮镇淬佩胯掳唬暮煞贡稳屯捆嚷碱撞千印数字电路与系统设计ch4数字电路与系统设计ch4;应用: 多路选择器、分配器构成的单向总线;多路??号采用一条信号线分时传送;4.3.5数值比较器的定义及功能;;*;*;;;如何实现两个四位二进制数相加？ A3 A2 A1 A0 + B3 B2 B1 B0 =?; (2) 超前进位加法器;例：用4位加法器设计一个代码转换电路。当控制信号X=0时，输入8421BCD码，输出余3码;当X=1时，输入余3码，输出8421BCD码。;例：用4位加法器设计一个代码转换电路。当控制信号X=0时，输入8421BCD码，输出余3码;当X=1时，输入余3码，输出8421BCD码。;例:采用四位全加器74283实现一位8421BCD码加 法电路;一位BCD码加法器调整表; C(S＞9)的卡诺图 ;4.4 组合逻辑中的竞争冒险;在A信号的上升沿(0-1)产生正脉冲冒险  ;(1)增加封锁脉冲 ;;3、修改逻辑设计若卡诺图中乘积项相邻 (圈相切) ,当相邻项取值不同的信号变化时将存在竞争冒险。(取值相同的信号满足逻辑值)可改变电路,增加冗余项（包含相切圈的相邻最小项）代表的逻辑门，屏蔽互补信号的影响 。;4.2 4.12 4.3 4.13(1) 4.6(1) (2) 4.16 4.8 4.17 4.9 4.18(2) 4.10(1) (3) 4.19 4.11