第8章 常见EDA设计中工程问题.ppt

第八章常见EDA设计中的工程问题;第8章 常见EDA设计中的工程问题;1 建立时间和保持时间;钢醒饯奉坊务暇奄摩猪邪红曾笆哦喳凶吟零底檄蜒戈辰匠羞栅攻弧热拌畸第8章 常见EDA设计中工程问题第8章 常见EDA设计中工程问题;2 竞争和冒险;消除毛刺的一般方法有以下几种： 1）利用冗余项消除毛刺; 2）采样法 在输出信号的保持时间内，用一定宽度的高电平脉冲与输出信号做逻辑“与”运算，由此获取输出信号的电平值。如下图：;采样法仿真波形图 ;倦渤流缝阅贬艰痊雁戳婪遍卷热村疲殷登汪仪啊握霸陀劳墙束怒位臆荤瘫第8章 常见EDA设计中工程问题第8章 常见EDA设计中工程问题; 3）滤波法 增加输出滤波，在输出端接上小电容C可以滤除毛刺。 ;小焉瘸岿意饺猛戊畅佰豆诀健伤倍垂回汀探源齿蔓拳驶磨拼通霸肾弛迄咱第8章 常见EDA设计中工程问题第8章 常见EDA设计中工程问题; 所谓同步电路，是指时序电路共享同一个时钟CLK，所有操作都是在严格的时钟控制下完成的。而所有的状态变化都发生在时钟的上升沿(或下降沿)。 一般利用同步电路来产生清除和置位信号。在用硬件描述语言的设计中可以用如下的方式来描述： 同步清零源程序代码如下： process begin wait until clk’event and clk=1; if rst=1 then 　　　 count=(others=0); else 　　　 count=count+1; end if; end process;;4 时钟问题;5 面积与速度之间的关系;6 低功耗设计原则; 3）集成设计中功耗优化基本可以概括为两种思路： 一种是降低电源电压。 另一种是利用数字集成电路常用的低功耗设计原理，在电路设计过程中，通过减小节点的电平转换次数和节点的负载电容之积，即减少节点的有效转换电容来达到减小功耗的目的。 例如： 在行为级设计上选择合适的算法（优化操作和编码）； 在结构级上选择合适的结构和划分（优化结构）； 在门级上选择合适的逻辑结构（优化逻辑）； 。 允许时输入/输出引脚尽可能避免接上拉或下拉电阻（优化I/O ）。 ;7 可编程器件的选择原则 ; 一般情况下： 利用FPGA芯片资源丰富的特点，完成各种算法、运算、控制、时序逻辑等功能， 提高集成度； 利用CPLD芯片速度快、保密性好的特点，完成快速译码、控制、加密等逻辑功能。 ; 2） 从器件资源角度的目标器件选择原则： 器件的逻辑资源和目标系统的逻辑需求相匹配； 器件的I/O脚的数目需满足目标系统的要求； 系统的时钟频率要满足器件元胞、布线的时延限制要求。;3) 从器件管脚来确定 在用户系统的FPGA设计实现中，一般的规则是: ●尽量避免人为固定I/O管脚； ●应尽量避免将相关的I/O管脚集中固定于相互靠近的位置； ●根据需要，适当考虑使用或禁止双功能配置脚； ●在FPGA设计实现中，应该注意到I/O管脚的固定一般有先从左到右，再从上到下的设定习惯； ●根据逻辑容量的限制，来决定输入和输出接脚相互分隔的距离。;第八章 结束