第2章 8086微处理器和汇编语言——8086系统结构.pptVIP

第2章 8086微处理器和汇编语言——8086系统结构.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第2章 8086微处理器和汇编语言——8086系统结构

第2章 8086微处理器与汇编;学习目标了解8086微处理器的;教学内容8086内部结构寄存器;8086内部结构8086微处理;负责从存储器或外部设备中读取操;ALU暂 存 器8位队列总线总;(1) 执行部件EU执行单元E;执行部件工作流程EU控制器AL;(2) 总线接口部件BIU总线;总线接口部件的操作--读指令总;总线接口部件的操作--读数据总;寄存器组数据寄存器地址指针及变;AXBXCXDX(1) 通用寄;通用寄存器的特殊用途表寄存器用;CS:Code Segment;这个寄存器中的值总是自动指向下;8086CPU中标志寄存器为1;3个控制标志位:DF:方向控制;进位标志CF:CF=1时,表明;辅助进位标志位AF:对于8位的;零标志位ZF:ZF=1表示运算;符号标志位SF:它的值与运算结;溢出标志位OF:当运算过程产生;奇偶标志位PF:PF=1:指令;100011010011011;100011010011011;010011100101001;方向标志位DF:DF=1时,C;中断允许标志IF:若将IF=1;跟踪控制标志位(TF)跟踪标志;作业P127:(1)、(2)蔓;引脚及其功能8086芯片采用双;(1).8086的工作方式两种;AD0-AD15这16条线分时;CLKT1T2T3T4AD15;S3和S4表示正在被使用的段寄;BHE/S7(高8位数据允许/;控制和状态线控制和状态线包括:;808610182122233;808610182122233;808610182122233;808610182122233;808610182122233;寄存器初始状态寄存器初始状态状;808610182122233;INTA (Interrupt;808610182122232;用于区分CPU访问存储器,还是;ALE(地址锁存允许,输出)2;低电平有效(Data Enab;HOLD(保持请求,输入)高电;CPU ;最大最小模式下具有不同功能的信;QS1和QS0指令队列状态信号;这三个状态信号组成的编码表示了;RQ/GT1和RQ/GT0总线;LOCK总线封锁信号(输出,三;存储器的组织存储器地址的分段物;(1)存储器地址的分段数据段O;分段的原因 8086;高地址代码段存储器低地址CSD;段的排列规则每个段的首址(物理;(2)物理地址的形成物理地址物;基址和偏移地址的范围都是从00;物理地址由BIU中的地址加法器;例:某指令所在的存储单元代码段;例如,实际地址01245H可以;(3)8086存储器的分体结构;奇偶存储体与三总线及8086数;举例:读存储器操作过程例1:D;举例:读存储器操作过程例2:D;信息存储规则:为高位字节存入高;字节和字的存取TIP:1、80;从奇数地址开始存放字叫非规则存;在执行字的传输指令时???若被存取;作业P127:(5)、(6)萨

文档评论(0)

yan698698 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档