第五六章时序电路-2014.ppt

状态合并的原则： (a)两状态在所有输入组合情况下，输出相同，且次态相同，则两状态等价， 可以合并为一个状态； (c)状态的等价可以传递，若A=B，B=C，则A=C； (d)两对状态（4个状态）互为等价条件则它们分别等价。 A和E、A和F、 B和G、 E和F是多对状态等价互相依赖。 根据等价原则，A=E，A=F，E=F，B=G。 5.5 时序电路的设计 5.5.2 状态化简 (b)两状态在所有输入组合情况下，输出相同，且互为次态，则两状态等价 遵守“宁滥勿缺”的原则 状态化简的练习2： Yn/Z Y+1 X=0 X=1 A/0 A B B/0 D A C/0 D E D/1 B D E/0 A C Yn/Z Y+1 X=0 X=1 A/0 A B B/0 D A D/1 B D A=E，B=C 状态化简的练习3： 5.5 时序电路的设计 ‘111’ 码检测电路之命题分析3： A B C D E F G H 000 001 010 011 100 101 110 111 Yn/Z Y+1 X=0 X=1 A/0 A B B/0 C D C/0 E F D/0 G H E/0 A B F/0 C D G/0 E F H/1 G H Yn/Z Y+1 X=0 X=1 A/0 A B B/0 C D C/0 E F D/0 G H E/0 A B F/0 C D G/0 E F H/1 G H 化简 Yn/Z Y+1 X=0 X=1 A/0 A B B/0 C D C/0 A B D/0 C H H/1 C H A=E，B=F，C=G Yn/Z Y+1 X=0 X=1 A/0 A B B/0 A D D/0 A H H/1 A H 5.5 时序电路的设计 ‘111’ 码检测电路之命题分析4： A B C D 00 01 10 11 E 111 /0 /1 /0 /1 /1 /1 /0 /0 /0 /1 Yn/Z Y+1 X=0 X=1 A/0 A B B/0 C D C/0 A B D/0 C E E/1 C E 状态 /X 例4 设计一个电路，将串行输入的3位自然二进制码转换为3位格雷码串行输出 输入自然二进制码： 000，001，010，011， 100，101，110，111 输出格雷码： 000，001，011，010， 110，111，101，100 分析： 自然二进制码和格雷码对照： 5.5 时序电路的设计 (p187) 输入M，输出Z 1 0 0 1 0 1 0 0 0 0 0 1 1 1 1 1 例4 设计一个电路，将串行输入的3位自然二进制码转换为3位格雷码串行输出 SX /0 S1 S2 SY /1 S1 S2 5.5 时序电路的设计 (p187) Yn/Z Yn+1 X=0 X=1 00/0 00 01 01/0 00 11 11/0 00 10 10/1 00 10 1、输出与输入无关，只与状态有关 输入信号是数据，按节拍输入每一位数据，输入的数据决定电路的状态，而输出由状态决定，因而输出与输入无关。 状态表和状态图的画法如下（如例5-3）： 5.5.8 关于输入与输出的关系 5．5 时序电路的设计 2、输出由状态与输入共同决定，即与输入有关 输入是控制信号，输出由输入和电路的状态的决定，因而输出与输入有关。 状态表和状态图的画法如下（如例5-5）： (Q2Q1Q0)n (Q2Q1Q0)n+1/COBO MX=00 MX=01 MX=10 MX=11 000 000/00 001/00 000/01 111/01 001 001/00 010/00 001/00 000/00 010 010/00 011/00 010/00 001/00 011 011/00 100/00 011/00 010/00 100 100/00 101/00 100/00 011/00 101 101/00 110/00 101/00 100/00 110 110/00 111/00 110/00 101/00 111 111/10 000/10 111/00 110/00 5.5.8 关于输入与输出的关系 5．5 时序电路的设计 5.5.9