一种关于路预测的选择性可重构Cache方案.pdfVIP

一种基于路预测的选择性可重构 Cache 方案 彭蔓蔓，彭方 湖南大学计算机与通信学院，长沙（410082 ） E-mail: melaniepf@ 摘要：在嵌入式系统中，性能和功耗是设计者最关心的两大要素。路预测是一种基于传统组 相联 Cache 的低功耗优化策略，以一定的性能损失为代价来减少系统功耗，但在预测准确性 较低的情况下，不仅无助于功耗的降低，而且会导致性能的退化。本文在路预测的基础上， 提出一种可重构 Cache 方案，通过动态地开启和关闭路预测功能，并根据路预测表的记录选 择性调整 Cache 相联度，消除路预测机制带来的不利影响，极大地减少预测失效开销，满足 高性能低功耗的要求。 关键字：路预测； 可重构 Cache；高性能；低功耗 1. 引言 随着超大规模集成电路技术的不断发展，处理器的运算速度与内存容量都在飞速增长。 然而，这种快速发展也扩大了处理器运算速度与访存速度之间的瓶颈。Cache作为处理器与 主存之间的桥梁，能够从主存中移入部分数据，利用所访问数据的空间局部性(Spatial Locality)和时间局部性(Temporal Locality)，减少访存时间，提高系统性能。然而，Cache 的 存在不仅占据了大量的芯片面积，也带来了较大的能耗。例如：片内Cache分别占用了Alpha 21264 和Strong ARM微处理器面积的 30%和 60%，它们的功耗分别占整个芯片功耗的 16% 和 43%[1]。因此，从体系结构上优化Cache设计，能够给系统的性能和功耗带来很大的改善。 传统的组相联Cache在进行标识比较的同时，读取并放大各路数据部分的信号，当标识 比较结果确定后，将命中数据送往总线。这样索引(Index)映射组(Set)所有路(Way)标识和数 据，不管是否命中，Cache都将被激活，导致不必要的功耗产生。为此，Hasegawa等人提出 了一种称为分阶段组相联Cache(phased set-associative Cache)[2] 的路预测算法,即在第一个周 期进行标识比较，在第二个周期读取命中数据，从而避免了不必要的功耗开销，但增加了一 个周期的比较时间，对性能造成了一定影响。Michael D. Powell,等人使用路预测和选择性直 接映射Cache相结合的方法，利用局部性原理，在指令Cache 中使用路预测算法，而在数据 Cache 中采用直接映射方法，在不影响性能的前提下减少L1 Cache 的能耗[3] 。带有效位预判 的路预测Cache(WPD-V)[4]在路预测的基础上排除了对有效位为 0 的空块的访问。它在MRU 表中读取预测路的同时，访问相应的有效位。若有效位为 0，说明预测路为空块，直接对剩 下各路进行组相联访问；若有效位为 1，则按路预测的方式访问。有效位预判减少了对无效 块的预测访问，节省了Cache能耗。 路预测 Cache 的性能与功耗，很大程度上取决于预测的准确性和预测失败的代价，而其 准确性与所访问数据的时间局部性和空间局部性有关。在预测失效率很高的情况下，路预测 Cache 比传统组相联Cache 要多出接近一个时钟周期的访存时间，导致性能退化。本文采用 的基于路预测的选择性可重构(WPSC ：Way-Predict Selective Configurable) Cache 方案在此背 景下提出，它在映射组中预先指定一路作为访问对象，在进行数据访问时，先采用直接映射 - 1 - 的方式对预测路进行标识比较及数据放大。如果预测成功，则访问结束；若标识比较错误， 则对余下各路采用组相联的方式进行访问。在使用上述路预测 Cache 策略的同时，结合一种 合理有效的可重构算法，动态地开启和关闭路预测功能，并有效地重构 Cache，消除路预测 机制带来的不利影响，极大地减少了预测失效开销，满足高性能低功耗的要求。 2. WPSC Cache 方案 本文从体系结构的层次提出 Cache 的优化方案。2.1 节介绍方案的基本思想，2.2 节设计 Cache 模型的组织结构