Flash AD转换器中火花码与亚稳态现象研究 Study on sparkle and metastability in Flash AD convertor.pdfVIP

第14卷第2期 电路与系统学报 V01．14No．2 2009年4月 JOURNALOF ANDSYSTEMS CIRCUITS April，2009 文章编号：l007-0249(2009)02一0074一05 FIash A／D转换器中火花码与亚稳态现象研究★ 周蕾， 李冬梅 (清华大学电子工程系，北京lo0084) 转换器具有“亚稳态”，“火花码”等非理想特性，严重的影响了它的工作性能。本文较系统地介绍和分析了已有的一 些抑制“火花码”与“亚稳态”的方法。并提出一种基于概率统计的算法，通过SIMULINK软件进行仿真，对各种编码电 路对输出误码率的影响进行了研究和量化对比，结论表明wallaceTree编码结构对“火花码”及“亚稳态”的抑制能 力最强。 关键词，FlashA／D转换器；火花码；亚稳态 中圈分类号tTN4 文献标识码tA 1 引言 全并行结构模数转换器(Flash～D转换器)，是目前转换速度最快的模数转换器，其转换速率可 达1G以上。 Flash A／D转换器最大的优点在于结构简单，转换速度快。它的主要缺点是硬件代价大，功耗大， 成本高，使其转换精度受到限制。 FlashⅣD转换器具有很多不容忽视的非理想特性，如参考电压的直流和交流偏差、非线性输入电 容、模拟输入端回程噪声、易受毛刺和采样点的影响等。其中比较器所产生的“火花码”和“亚稳态” 是影响其输出误码特性的主要因素。本文将讨论这两种误差产生的原理，以及抑制Flash～D转换器 中“亚稳态”及“火花码”，降低其误码率的方法，并通过sIMULINK软件进行为级仿真和统计，对 各种方法的性能作出量化对比。结论表明，wallaceTree结构是理论上 ％瑶 抑制“火花码”和“亚稳态”最有效的译码结构。 本文第2节中介绍了“火花码”和“亚稳态”现象的原理；第3节 数 分析了7种抑制输出误码的方法；第4节给出了评价各种方法对“火花 吟蠢 码”和“亚稳态”抑制作用的算法和仿真结果；第5节给出了结论。 出 2 “亚稳态”及“火花码” Flash A／D转换器的结构原理框图如图1。它由电阻分压网络，比较 Flash 图1 A／D转 器，译码逻辑，以及输出寄存器4部分组成。模拟输入电压直接与各参 换器结构原 考电压进行比较，再经译码电路转换成一定的码制输出。 理框图 Flash刖D转换器的性能主要取决于比较器，比较器的“亚稳态”是 。；． 造成转换误差的重要原因。比较器的响应时间与输入差分信号的幅值成反 i． 比【4J(见图2)，如果～D转换器输入信号的瞬时值与其中一个比较器的参 萤：’ 8 1‘ 考电压值很接近，则这个比较器的输出将在较长时间内不确定，就会出现 “亚稳态”，使电路需要较长的时间才能产生稳定的逻辑输出，可能会对