3D封装TSV技术仍面临三个难题.pdfVIP

电 子 工 业 专 用 设 吝 - · 业界要闻 · 3D封装 TSV技术仍面临三个难题 高通 (Qualcomm)先进工程部资深总监Mat． 责?“一些公司可以扮演整合者的角色，但未来整个 tNowak日前指出：在使用高密度的硅穿YL(TSV)来 商业模式可能会有稍许改变，”他同时指出，目前业 实现芯片堆叠的量产 以前，这项技术还必须再降低 界已经初步形成了一些TSV供应链的伙伴关系。 成本才能走入市场。他同时指出：业界对该技术价格和 高通 已经设计 出一款 28nmTSV元件 的原型。 商业模式的争论，将成为这项技术未来发展的阻碍。 “我们针对这项技术进行 了大量的开发工作 ，” “如果我们无法解决价格 问题，那么TSV 的 Nowak说。 发展道路将更加漫长，”Nowak说 。他 同时指出， 更广泛地说，TSV可协助半导体产业延续其 在价格与成本之间仍然存在的极大障碍，加上新 每年降低 30％晶体管成本的传统。Nowak也表 技术的不确定性所隐含的风险，以及实际的量产 示，在不使用 TSV技术的情况下，由于超紫外光 需求，形成了三个 Tsv技术所面临的难题。 (EUV)延迟而不断上升的光刻成本，也对半导体 部份业界人士认为，到2014年，智能手机用的 产业维持光刻和进展的步伐提 出严峻挑战。 移动应用处理器可能会采用 TSv技术，成为率先应 好消息是工程师们在解决 TSV堆叠所面临 用 TSv量产的产品。JEDEC正在拟订一个支持TSV 的挑战方面时有进展 。“虽然挑战仍然很多，但至 的wideI／O存储器介面，其 目标是成为下一代采用 少 目前我们 已经建立 了一些基础和所需的专有知 层叠封装(POP)的低功耗DDR3链接的继任技术。 识 ，”他 同时指出，台积 电(TSMC)今年度在 VL— “可提供 12．8GB／s的LPDDR3主要针对下一 SISymposium上报告 已建构出一种更好的TSV介 代层叠封装元件应用，但WideI／O也具有其市场潜 电质衬底(dielectricliner)。工程师展示 了高度深宽 力，’Nowak说，他同时负责高通的TSV技术部份。 L?,(aspectratios)为 10：l的试制过孔，并减轻 了外部 “技术上来说，WideI／O可 自2014年起进入应用， 铜材料挤压过孔的问题 。 然而，价格和商业模式仍将是该技术发展的阻碍。” Nowak还引用了一些背面晶圆加工、薄化晶 TSV技术将提升性能，同时也将 降低功耗及 圆的临时托盘开发情况，并展示 了有时用于取代 缩小元件尺寸，以应对包括移动处理器在 内的各 过孔的连接微 凸块 。EDA供应商也在架构工具和 种应用需求，TsV 的致命弱点仍然是它的成本。 2D建构工具方面取得了进展。 Nowak说 ：“WideI／ODRAM 的价格较现有 的PoP “你可 以设计一个设备来使用这些工具，”他 配置高出许多，而 PoP也不断改 良，甚至未来有 说 。然而，目前这些工具仍然缺乏有关机械应力、封 可能设法再开发出一个新世代的产品”。一个名为 装和芯片水准的交换数据标准。业界仍需为在TSv EMC一3D的业界组织最近表示，以目前用于量产 应用 中“大幅减少 ”的静 电放 电水平容差定义标准。 的工具模型为基础来推估，TSV将使每片晶圆增 另外，业界也正在开发测试程序。 “目前仍不 加约 120美元的成本。 清楚在量产时是否会使用到微探针(micro—prob— 目前该技术仍然缺乏明确的商业模式，而且定 ing)”他指出，重点是要削减成本，但