2013数电试卷A答案.docVIP

北京工业大学实验学院2013---2014学年第 1学期 数字电子技术Ⅰ（A）卷课程试卷 适用专业： 电子信息工程 考试方式：（闭卷） 考试时间 ：2013年12月 30 日 班级学号： 姓名： 成绩 得分登记（由阅卷教师填写） 题号 一 二 三 四 五 六 七 分数 考生须知：⑴答卷前务必首先写清班级、学号和姓名； ⑵试题请做在规定处；装订的试卷不得随意拆散，自行拆散成绩以零分记。 一、选择题（每小题2分，共20分）。 （ D ）1. N个触发器可以构成最大计数长度为 。 A、N B、2N C、N2 D、2N （ C ）2. 下列几种门电路中，输出端可实现线与功能的电路是 。 A、传输门 B、异或门 C、OD门 D、三态门 （ A ）3. 下列描述不正确的是 。 A、时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。 B、寄存器只能存储小量数据，存储器可存储大量数据。 C、主从JK触发器主触发器具有一次翻转性。 D、将移位寄存器首尾相连可构成环形计数器。 （ D ）4. 在四变量卡诺图中，逻辑上不相邻的一组最小项为 。 A、m 1 与m 3 B、m 4 与m 6 C、m 0与m 8 D、m 2 与m 8 （ D ）5. 已知逻辑函数，与其相等的函数为 。 A、 B、 C、 D、 （ A ）6. 电路如下图1（图中为下降沿JK触发器），触发器当前状态为“101”，请问时钟作用下，触发器下一状态为 。 A、“110” B、“100” C、“010” D、“000” 图1 （ D ）7. 下列描述不正确的是 。 A、异步时序电路的响应速度要比同步时序电路的响应速度慢。 B、时序电路必然存在状态循环。 C、T触发器、JK触发器均具有状态翻转功能。 D、主从式触发器能有效克服同步触发器的空翻现象。 （ A ）8. 图2所示电路为由555定时器构成的为 。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 图2 图3 （ C ）9. 图3为TTL逻辑门，其输出Y为 。 A、0 B、 1 C、 D、 （ A ）10. 逻辑函数Y（A，B，C）=的最简与或非式为 。 A、 B、 C、 D、 二、简答题（每小题5分，共10分）。 1、将化简为最简与或形式，方法不限。 答： 2、分析图4由74LS160（异步清零、同步预置）构成的计数器为几进制计数器，画出有效状态转换图。 答： 为四进制计数器，状态转换图如下： 三、（10分）下图5电路均由TTL门组成，RON=2K，ROFF=0.7K，试分别写出输出函数的表达式。 图5 答： （5分） （5分）四、（10分）阅读下段VHDL程序，改正程序中的1个错误之处，说明描述的是什么电路，并计算当a=0100，b=0110时的结果。 答： 4位BCD码加法器（5分）。 语句variable tmp: integer range 0 to 6; 定义位置错误，应该在进程中定义变量，即将该语句放在process(binadd)及begin之间（3分）。 当a=0100，b=0110时，result=10000（2分）。 五、（15分）74LS161电路符号及功能表如图6所示，其中CP为时钟输入，Y为输出。试： 1、用清零法实现八进制计数器，画出电路图； 2、用置数法实现计数态序为6-12的七进制计数器，画出电路图及CP与Q3端波形图。 图6 74LS161电路符号及其功能表 答：1、清零法，异步清零，故在1000产生清零脉冲（5分）。 清零法 置数法 2、置数法，同步置数，故在1100产生置数脉冲（5分）。 CP与Q3端波形如下，上升沿触发（5分）。 六、（15分）设计一位十进制数的四舍五入电路（使用8421BCD码），用与非门实现，要有设计过程。 答：由题意列出真值表如下（3分）： A B C D Y 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0