3.6cache存储器的.ppt

cache存储器;1、cache基本原理 ;二、Cache基本原理 地址映射；替换策略；写一致性；性能评价。 ;cache基本原理小结： Cache是介于CPU和主存M2之间的小容量存储器，但存取速度比主存快。主存容量配置几百MB的情况下，cache的典型值是几百KB。cache能高速地向CPU提供指令和数据，从而加快了程序的执行速度。从功能上看，它是主存的缓冲存储器，由高速的SRAM组成。为追求高速，包括管理在内的全部功能由硬件实现，因而对程序员是透明的。 Cache的设计依据:CPU这次访问过的数据，下次有很大的可能也是访问附近的数据。 CPU与Cache之间的数据传送是以字为单位 主存与Cache之间的数据传送是以块为单位 CPU读主存时，便把地址同时送给Cache和主存，Cache控制逻辑依据地址判断此字是否在Cache中，若在此字立即传送给CPU ，否则，则用主存读周期把此字从主存读出送到CPU，与此同时，把含有??个字的整个数据块从主存读出送到cache中。;三、cache的命中率 　　 增加cache的目的，就是在性能上使主存的平均读出时间尽可能接近cache的读出时间。因此,cache的命中率应接近于1。由于程序访问的局部性 ，这是可能的。　在一个程序执行期间，设Nc表示cache完成存取的总次数，Nm表示主存完成存取的总次数，h定义为命中率，则有 h=Nc/(Nc+Nm) (3.4) 若tc表示命中时的cache访问时间，tm表示未命中时的主存访问时间，1-h表示未命中率，则cache/主存系统的平均访问时间ta为：　 ta=htc+(1-h)tm　???????? （3.5） 设r=tm/tc表示主存慢于cache的倍率,e表示访问效率，则有: 　　　　　　　　　 ;【例5】CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns，主存存取周期为250ns，求cache/主存系统的效率和平均访问时间。 【解】 h=Nc/(Nc+Nm)=1900/(1900+100)=0.95 r=tm/tc=250ns/50ns=5 e=1/(r+(1-r)h)=1/(5+(1-5)×0.95)=83.3% ta=tc/e=50ns/0.833=60ns ; 无论选择那种映射方式，都要把主存和cache划分为同样大小的“块”。 选择哪种映射方式，要考虑： 硬件是否容易实现 地址变换的速度是否快 主存空间的利用率是否高 主存装入一块时，发生冲突的概率 以下我们介绍三种映射方法：;一、全相联的映射方式 映射方法（多对多） 主存内容可以拷贝到任意行 地址变换 标记实际上 构成 主存地址长度＝(s+w)位寻址单元数＝2w个字或字节块大小＝行大小＝2w个字或字节主存的块数＝2scache的行数＝不由地址格式确定标记大小＝s位了一个目录表。;1、将地址分为两部分（块号和字），在内存块写入Cache时，同时写入块号标记；2、CPU给出访问地址后，也将地址分为两部分（块号和字），比较电路块号与Cache 表中的标记进行比较，相同表示命中，访问相应单元；如果没有命中访问内存，CPU 直接访问内存，并将被访问内存的相对应块写入Cache。3、特点：优点：冲突概率小，Cache的利用高。缺点：比较器难实现，需要一个访问速度很快代价高的相联存储器4、应用场合：适用于小容量的Cache;二、直接映射方式 1、映射方法（一对多）如：? ⑴i= j mod m? ⑵主存第j块内容拷贝到Cache的i行? ⑶一般I和m都是2N级 [例]cache容量16字，主存容量256字，则地址2，18，34…..242等都存放在cache的地址2内，如果第一次2在cache中，下次访问34内容，则不管cache其他位置的内容访问情况，都会引起2块内容的替换;2、基本原理⑴利用行号选择相应行；⑵把行标记与CPU访问地址进行比较，相同表示命中，访问Cache；⑶如果没有命中，访问内 存，并将相应块写入Cache 3、特点优点：比较电路少m倍线路，所以硬件实现简单，Cache地址为主存地址的低几位，不需变换。缺点：冲突概率高（抖动）4、应用场合适合大容量Cache ;主存地址长度＝(s+w)位寻址单元数＝2s+w个字或字节块大小＝行大小＝2w个字或字