8086CPU引脚的.ppt

1．8086的存储体结构 2．8086存储器的分段结构 3．8086存储器的逻辑地址与物理 4．8086存储器20位物理地址的形成 一．存储器的组织 2．8086存储器的分段结构 8086 CPU中有四个段寄存器：CS，DS，SS和ES，这四个段寄存器存放了CPU当前可以寻址的四个段的基值，也即可以从这四个段寄存器规定的逻辑段中存取指令代码和数据。一旦这四个段寄存器的内容被设定，就规定了CPU当前可寻址的段，如图所示。 3．8086存储器的逻辑地址与物理地址 8086 CPU中的每个存储元在存储体中的位置都可以使用实际地址和逻辑地址来表示。 CPU访问存储器时，要形成20位的物理地址，即先找到某段，再找到该段内的偏移量。换句话说，CPU是以物理地址访问存储器的，如图所示。 4．8086存储器20位物理地址的形成 在存储段划分时，段内地址是连续的，段与段之间是相互独立的。每个段的起始地址称段的首地址，段首地址必须是能被16整除的数，即20位的段首地址的低四位应当是0000。由于段起始地址的低四位为0，所以将20位地址的高16位称做段基值，存放在段寄存器中。段寄存器共四个：CS、DS、ES、SS。 5.堆栈段的使用 所谓堆栈是在存储器中开辟一个区域，用来存放需要暂时保存的数据，其工作方式是“先进后出”或“后进先出”的方式。 8086系统中的堆栈段是由段定义语句在存储器中定义的一个段，堆栈段容量小于等于64K字节。段基址由堆栈寄存器SS指定，栈顶由堆栈指针SP指定，堆栈地址由高向低增长，栈底设在存储器的高地址区。 * * 2.2 8086/8088CPU引脚及其功能 1.8086系统工作模式 8086设计了两种工作模式——最小模式和最大模式。 8086处于最小模式就是系统中的CPU只有8086单独一个 处理器，所有总线控制信息都直接由8086产生。 在最大模式系统中有多个微处理器，其中一个主处理器8086，其它处理器称为协处理器或辅助处理器。与8086匹配有8087(专用于数值运算的处理器)和8089(专用于输入/输出处理的处理器)。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 2.8086的引脚特性 8086微处理器引脚，在逻辑上可分为3类：地址总线信号、数据总线信号、控制总线信号。还有一些专用信号：电源、地、时钟。 8086采用引脚分时复用技术，一条引脚不同时间代表不同信号,解决引脚不够问题。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 8088引脚信号 与8086CPU的对比： 1、外部有8条数据线引脚 2、存储器/IO设备选择引脚为IO/M 。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. （1）8086基本引脚信号 ﹡CLK (In) : 时钟信号，处理器基本定时脉冲。 ﹡RESET (In) :复位信号，高电平有效。 ﹡RD (O,三态) ：读选通信号，低电平有效。 ﹡INTR (In) ：可屏蔽中断请求线，高电平有效。 ﹡NMI（In）：非屏蔽中断请求线，上升边触发。 ﹡BHE /S7 （O,三态）:数据线高8位允许/状态复用引脚。 ﹡AD15～AD0（I/O,三态）：地址/数据复用引脚。 ﹡A19/S6 ～ A16/S3（O,三态）：地址/状态复用引脚。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. ﹡READY (In)：准备好信号，高电平有效。处理器与存储器及I/O接口速度同步的控制信号。 ﹡TEST (In): 测试信号，低电平有效。处理器执行WAIT指令的控制信号。 ﹡MN/MX (In):最大/最小工作模式选择信号。硬件设计者用来决定8086工作模式，MN/MX =1 8086为最小模式， MN/MX =0 8086为最大模式。 ﹡Vcc (In): 处理器的电源引脚，接 +5V电源。 ﹡GND :处理器的地线引脚，接系统地线。