项目8 D触发器设计.pptVIP

*;*; 最简单并最具代表性的时序电路是D触发器，它是现代可编程ASIC设计中最基本的时序元件和底层元件。D触发器的描述包含了VHDL对时序电路的最基本和典型的表达方式，同时也包含了VHDL中许多最具特色的语言现象。 ;;格式1(非完整性条件语句)： IF 条件 THEN 顺序处理语句； END IF；(条件真则执行,否则直接END跳过) 格式2(具有分支的条件语句)： IF 条件 THEN 顺序处理语句； ELSE 顺序处理语句； END IF；;格式3(多重IF语句嵌套式条件句)： IF 条件 THEN IF 条件 THEN 顺序处理语句 ………. END IF； END IF； END IF语句应该和嵌入的条件句数量一致. ;格式4(多分支IF语句)： IF 条件1 THEN 顺序处理语句； ELSIF 条件2 THEN 顺序处理语句； …… ELSE 顺序处理语句； END IF； 这一类型语句的特点是可以通过关键词设定多个判定条件,其任一分支顺序语句的执行条件是以上各分支所确定条件的相与,即相关条件同时成立.;2、上升沿的描述（教材Ｐ43) WAIT UNTIL clock =1; WAIT UNTIL rising_edge(clock) ; WAIT UNTIL NOT