总线及其形成.pptVIP

都等于1时无操作 * S3和 S4 用来表示现在正在使用的当前段 S6始终为低电平不用，S5 为标志寄存器PSW里中断允许标志位 的 IF 的当前状态 在存贮器读写操作总线周期的T1状态输出高4位地址A19—A16，对I/O端口输入输出操作时，这4条线不用，全为低电平。 * 结合锁存器74LS373来考虑，ALE应该与373的什么线相接？ 看书 P166 例5.1 ALE与使能端 Ｇ　相连，　Ｇ＝０的时候　保持，　　　Ｇ＝１的时候，跟随 看下页ｐｐｔ * 共有 21根线需要进行分时复用 所以需要 3片 74LS373 20根地址线和 一根 BHE非 * * ＤＥＮ非，数据有效信号，接片选信号Ｅ非，表示只有当　ＤＥＮ非有效的时候才能开始传输数据 * RD非， 低电平有效：表示CPU正在从存储器或I/O端口寄存器读取数据； WR非，低电平有效：表示CPU正在执行向存储器或I/O端口进行输出操作 这两个信号是用来显示CPU工作状态的 * * DT/R （数据收/发信号） 控制数据传输方向； 控制74LS245的传送方向 DEN（数据允许） 控制数据有效时间。 控制74LS245的输出允许 高电平表示地址线的地址信息有效。 利用它的下降沿把地址信号和BHE信号锁存在地址锁存器 ＤＴＲ非和　ＷＲ非都是表征　数据信号传输方向的信号，但是　ＤＴ／Ｒ　非是控制系统总线上数据信号的，ｗｒ非是与外设或存储器连接的握手信号 * 读周期，在T2中使总线处于浮动的(高阻)缓冲状态，以使CPU有足够的时间从输出地址方式转变为输入(读)数据方式。然后在T4状态的开始，CPU从总线上读入数据。 * * 外设向ＣＰＵ发送的状态信息 外设速度较低的情况下，利用ｒｅａｄｙ让高速的ＣＰＵ进行等待 * * * 非可屏蔽中断，必须响应，CPU在执行完当前指令之后，立即去响应，就如同上课，有同学举手，这就是费可屏蔽中断，我说完现在这句话之后必须响应这位同学的中断信号 可屏蔽中断，有响应条件的。取决于状态控制字ＰＳＷ中的IF。比如说我正在上课，电话响了，但是此时是上课时间IF=0，我不能响应这个电话，所以我就不理他，继续进行我的课程。但如果现在课间休息了，IF=1，我就可以去接这个电话 * 由外设发向CPU 当INTR为高电平时，表示CPU外部有中断请求，CPU在每个指令的最后一个时钟周期检测INTR，并根据IF的状态判断是否需要响应中断 举例，假设现在上课，我是CPU，有个人早上要来找我，我在没说完一句话都会听一下门口是否有人敲门，即检测INTR。但是现在是上课时间，相当于IF=0，我不能停下课程去响应中断，那我就不理他，继续上课，但如果现在是课间休息，IF=1，这个时候再有人敲门，那我说完我现在说的这句话，就停下来去开门，响应他这个中断 * 由CPU发向外设 外部向CPU发送了INTR之后，如果IF=1，中断允许响应的情况下，CPU在执行完当前指令之后，开始响应中断，进入中断响应时序 CPU在这一过程中会发出两个INTA负脉冲，均从T2持续到T4。 第一个负脉冲实现握手，向外设通知，该中断被响应 第二个负脉冲是通知 8259（中断控制器）把中断类型码放到AD0~AD7上。 读到中断类型码之后，CPU去中断向量表里查找该外设的入口地址，响应中断程序 * 关于这个概念在后面的DMA（direct memory access）中会详细介绍 当外设和 存储器之间存在大量数据交换的时候，我们现在学习的方法是不是必须通过CPU来进行 但是在有DMA工作方式的情况下，外设就可以向CPU请求总线的控制权，直接与存储器进行交流 HOLD：输入，总线保持请求信号输入端。当CPU以外的其它设备要求占用总线时，通过该引脚向CPU发出请求。 HLDA：输出，对HOLD信号的响应。为高电平时，表示CPU已放弃总线控制权，所有三态信号线均变为高阻状态。 * * （1）8086中的AD15—AD8 在8088中为单一的地址总线A15—A8（输出，三态），只用于输出地址。系统数据总线为D0—D7。 （2） 在最小方式下，8086的M/IO引脚在8088中为IO/M ，信号极性与8086反相。 （3）8086中的BHE/S7引脚在8088中为SS0（输出），仅用于在最小方式时提供状态信息，在最大方式中始终为高电平。 * 什么是最大工作方式： 8086最小工作方式中，8086CPU直接提供必需的总线控制信号，单系统工作方式。 最小工作方式中，系统总线是由CPU掌控， 为了提高总线利用率，也允许其他主控设备（DMA）可以占用系统总线，实现外设和存储器之间数据的直接传输。就是刚才讲的HOLD和HLDA的