实验八触发器功能测试.docVIP

实验八 触发器的功能测试 一、实验目的 　　1、掌握基本RS、JK、D触发器的逻辑功能 2、掌握集成触发器的逻辑功能及使用方法 二、实验原理 　　触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。 1、基本RS触发器 图1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常称为置“1”端，因为＝0（＝1）时触发器被置“1”；为置“0”端，因为＝0（＝1）时触发器被置“0”，当＝＝1时状态保持；＝＝0时，触发器状态不定，应避免此种情况发生，表1为基本RS触发器的功能表。 基本RS触发器。也可以用两个“或非门”组成，此时为高电平触发有效。 表1 输 入 输 出 Qn+1 备注 0 1 1 置1 1 0 0 置0 1 1 Qn 保持 0 0 φ 不允许 2、JK触发器 在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。如74LS112为双JK触发器，是下降边沿触发的边沿触发器。引脚功能及逻辑符号如图2所示。 JK触发器的状态方程为 　　　　　　Qn+1 ＝Jn＋Qn J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。 图2 74LS112双JK触发器引脚排列及逻辑符号 下降沿触发JK触发器的功能如表2 表2 输 入 输 出 D D CP J K Qn+1 备注 0 1 × × × 1 异步置1 1 0 × × × 0 异步置0 0 0 × × × φ 不允许 1 1 ↓ 0 0 Qn 保持 1 1 ↓ 1 0 1 同步置1 1 1 ↓ 0 1 0 同步置0 1 1 ↓ 1 1 n 翻转 1 1 ↑ × × Qn 不变 注：×— 任意态　 ↓— 高到低电平跳变 ↑— 低到高电平跳变 Qn（n ）— 现态 Qn+1（n+1 ）— 次态 φ— 不定态 3、 在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为Qn+1＝Dn，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。有很多种型号可供各种用途的需要而选用。 图3 为双D触发器 74LS74的引脚排列及逻辑符号。功能如表3。 图3 74LS74引脚排列及逻辑符号 三、实验设备与器件 　 1、数电试验箱 2、74LS00，74LS112×1（或CC4027），74LS74×1（或CC4013） 四、实验内容 　　1、测试基本RS触发器的逻辑功能 按图1，用两个与非门组成基本RS触发器，输入端、接逻辑开关的输出插口，输出端 Q、接逻辑电平显示输入插口，按表7要求测试，记录之。 　　　　 表7 Q 1 0 1 1→0 1 0→1 0 0 　 2、 测试JK触发器（74LS112）的逻辑功能 　　按表8的要求改变J、K、CP端状态，观察Q、状态变化，观察触发器状态更新是否发生在CP脉冲的下降沿（即CP由1→0），记录之。 　 　　 表8 输 入 输 出 D D CP J K Qn+1 n+1 0 1 × × × 1 0 × × × 0 0 × × × 1 1 ↓ 0 0 1 1 ↓ 1 0 1 1 ↓ 0 1 1 1 ↓ 1 1 1 1 ↑ × × 3、测试双D触发器74LS74的逻辑功能 　 (1) 测试D 、D的复位、置位功能 　 (2) 测试D触发器的逻辑功能 按表9要求进行测试，并观察触发器状态更新是否发生在CP脉冲的上升沿（即由0→1），记录之。 表9 输 入 输 出 CP D D D Qn+1 n+1 ↑ 0 1 0 ↑ 1 1 1 ↓ × 1 1 × × 0 1 × × 1 0 × × 0 0 五、实验报告 1、列出所用触发器的逻辑功能表。