北斗基带芯片中的ARM控制单元设计.pdfVIP

数控技术 北斗基带芯片中的ARM控制单元设计 张泽军 林平分 (北京工业大学嵌入式系统重点实验室 北京 100124) 摘要 ：北斗卫星导航接收机包含天线、RF模块、A／D和北斗卫星导航基带芯片等部分，而北斗基带芯片由基带硬件处理单元、Soc控制逻 辑单元和数据处理及PyT解算单元组成。本文对北斗基带芯片中的soc控制单元进行研究，设计~ ARM7TDMI内核，模块化设计并集成， 最终在FPGA原型平台上验证实现，为北斗基带芯片的下一步开发做 了充分准备以及保证 了将来流片的成功率。 关键词 ：北斗卫星导航 FPGA 原型平 台 SoC 中图分类号：TN47 文献标识码 ：A 文章编号：1007．9416(2012)03．0020．02 1、引言 运行基带算法程序，将基带信号经过解调得到导航数据、PvT解 我国现在的卫星定位系统处于发展阶段，目前国内很多公司正 算等一系列的基带处理，最后将得到的PVT解通过UART输出到 在着力于北斗卫星导航芯片的研发，不久的将来我国会拥有 自主知 PC终端显示出来。 识产权的北斗卫星导航芯片。基于此现状 ，本文对北斗卫星导航芯 本文主要是对北斗基带芯片中的SoC控制系统单元进行研究 片中的一部分单元进行研究与设计。 与设计，并在FPGA原型平台上验证实现。根据北斗卫星导航芯片 北斗卫星导航接收机包含天线、RF模块、A／D、北斗基带芯片 的应用需求，SoC控制系统单元选用了ARM7TDMI处理器核。 等部分，而北斗基带芯片由基带硬件处理单元、SoC控制系统单元、 2、基于ARM7的SoC控制单元设计 数据处理及PVT解算单元组成。基带硬件处理单元包括捕获和跟踪 2．1系统架构设计 两部分，捕获意味着找到一个确定的卫星信号 (获取载波频率及扩 架构设计是整个SoC系统设计的关键步骤，为了增加设计的可 频码相位信息)；跟踪主要是发现导航数据相位的变化，这两部分一 复用性，本设计中采用了AMBA总线的连接方式，总线是一种共享 般是由硬件实现。SoC控制系统单元负责控制基带芯片完成对卫星 资源，在某一时刻，只能有一个模块驱动总线，这样才不会发生冲 信号的捕获，后将捕获结果回送至跟踪模块实现实时跟踪，同时 突。基于ARM的SoC系统架构如图1所示，AHB总线连接了ARM 处理器、存储器控制器、AHB—APB桥、Arbiter等高速模块，而APB 总线连接了一些低功耗、对性能要求不高的外围电路。 2．2系统时钟设计 SoC系统的时钟分配方案如下图2所示。系统的输入时钟频率 为48MHz，输入直接作为ARM7TDMI处理器的输入时钟 ，同时作 为AHB总线的时钟，输入时钟经