第六章 专用集成电路设计方法.pptVIP

第六章 专用集成电路设计方法 第1章 绪论 * 一般来讲，ASIC可有以下几种设计方法： （1）全定制ASIC （2）半定制ASIC （a）基于标准单元的ASIC （b）基于门阵列的ASIC （3）可编程逻辑器件（PLD） （4）现场可编程门阵列（FPGA） 6．1 全定制设计方法（Full-Custom Design Approach） 是利用各种EDA工具，从每个半导体器件的图形、尺寸开始设计，直至整个版图的布局、布线等的完成。 全定制设计方法 特点： 1、设计人员不使用已预测试和预定特性的单元去进行全部 或部分设计。 2、全定制版图设计的特点是针对每个晶体管进行电路参数和版图优化，以获得最佳的性能（包括速度和功耗）以及最小的芯片面积 3、利用人机交互式图形编辑系统，由版图设计人员设计版图中各个器件及器件间的连线。 6．2 半定制设计方法（Semi-Custom Design Approach） 半定制设计方法 1、适用于要求设计成本较低、设计周期较短而生产批量比较小的芯片设计。 2、周期缩短，设计和制造成本下降 。但门阵列的门利用率较低，芯片面积比起全定制设计的芯片要大 。 半定制的含意就是对一批芯片作“单独处理”，即单独设计和制作接触孔和连线以完成特定的电路要求。 特点 半定制法可分为标准单元和门阵列两种设计方法 6．2．1 标准单元设计方法 基于标准单元的ASIC（CBIC，Cell-Based IC）通常采用预先设计好的称为标准单元的逻辑。也就是说，在标准单元设计法中，基本电路单元（如与非门，或非门，多路开关，触发器、全加器等）的版图是预先设计好的、放在EDA工具的版图库中，具有统一的高度。这部分版图不必由设计者自行设计，这也是其称之为“半定制”的原因。 优点：采用了预先设计、预先测试、预定特性的标准单元库，设计人员可省时、省钱、减小风险。另外，可对每个标准单元进行个别优化。 标准单元法设计的芯片 芯片主要分为3个区域：①四周的I／O单元和压焊块；②单元部分；③布线通道。 标准单元库 （1）标准单元库的结构特征 1）标准单元库包括：基本单元、宏单元、I/O单元等； 2）基本单元和宏单元等高，但一般不等宽； 3）VDD,VSS分别在顶部和底部； 4）单元的信号端口从顶端、底端或同时从顶底端引出； 5）双层金属，单层多晶硅，硅栅，n阱，CMOS； 6）0.8～3um（其中可以是1，1.2，1.5，2.0等）各公司的n阱、p阱库。 （2）单元库中各单元的主要功能特点 1）可升级的SCMOS.TDB很重要，但成熟的是CMOS3.TDB库，它主要包括： ·SSI.TDB—基本单元，I/O单元，测试单元； ·MSI.TDB—功能单元。 2）工作电压3～7V； 3）军标温度-55℃～125℃已经通过验证； 4）设计投片后，系统时钟可工作在20MHz以上，时钟可通过3～4层，每一层输出可以有2～3个扇出。 3．设计步骤 6．2．2 门阵列设计方法 门阵列是在一个芯片上把逻辑门排列成阵列形式，这些基本门通常是三输入与非门之类的完备逻辑函数。每个门具有相同的版图形状，门与门之间暂不相连，因此构成一个未完成的逻辑阵列。严格地讲，门阵列是把单元（若干器件）排列成阵列形式，每个单元内含有若干器件，通过连接单元内器件使每个单元实现某种类型门的功能，并通过各单元之间的连接实现电路的要求。 母片（Master） 互连线的确定要根据用户电路的不同而最终完成半定制，等待做最后布线的门阵列半成品称之为母片. 门阵列母片可以由双极型工艺、MOS工艺、和BiCMOS工艺制造。 由于芯片内的单元是相同的，所以可以采用统一的掩模，而且可以完成连线以外的所有芯片的加工步骤 单层布线工艺，需再设计制作两块掩膜版（一为接触孔，另—为金属连线） 双层布线工艺，则需4块掩膜版（一为接触孔，一为通孔，另两块分别为第一层金属和第二层金属）。 门阵列电路通常应具有 用来与外引线相连接的接线点（也常称为压焊盘）。 输出缓冲单元，用以驱动较重的负载和实现隔离。 分布式电源馈线和地线。 晶体管阵列和二极管阵列。 埋层连线，分单层连线和双层金属连线两种。多一层布线就需要多设计一张连线掩模，从而增长设计周期和增加了成本。 图6-4 门阵列的两种典型版图布局 2．基于门阵列的ASIC的类型 （1）通道式门阵列 通道式门阵列中，晶体管行与行之间的空间用做布线 （2）无通道门阵列 采用未使用的晶体管进行布线 （3）结构式（或内嵌式）门阵列 结构式门阵列或内嵌式门阵列结合了CBIC和MGA的一些特点。MGA的一个缺点是它的门阵基本单元是固定