FPGA与CPLD总结.docVIP

CPLD(complex programable logic device)复杂可编程逻辑器件 FPGA（field programable gate array)现场可编程门阵列 FPGA和CPLD的逻辑单元本身的结构与SPLD相似，即与阵列和可配置的输出宏单元组成。 FPGA逻辑单元是小单元，每个单元只有1-2个触发器，其输入变量通常只有几个因而采用查找表结构（PROM形式） 这样的工艺结构占用的芯片面积小，速度高（通常只有1-2纳秒），每个芯片上能集成的单元数多，但逻辑单元功能弱。 如果想实现一个较复杂的功能，需要几个这样的单元组合才能完成（总延时是各个单元延时和互连延时的和），互连关系复杂。 CPLD中的逻辑单元是单元，通常其变量数约20-28个。因为变量多，所以只能采用PAL结构。由于这样的单元功能强大，一般的 逻辑在单元内均可实现，因而其互连关系简单，一般通过集总总线既可实现。电路的延时通常就是单元本身和集总总线的 延时（通常在数纳秒至十几纳秒），但是同样集成规模的芯片中的触发器的数量少得多。 从上面分析可知道：小单元的FPGA较适合数据型系统，这种系统所需要的触发器数多，但是逻辑相对简单；大单元的CPLD较适合 逻辑型系统，如控制器等，这种系统逻辑复杂，输入变量多，但触发器需求量相对较少。 反熔丝工艺只能一次性编程，EPROM EEPROM 和FLASH工艺可以反复的编程，但是他们一经编程片内逻辑就被固定。他们都是 只读型（ROM）编程，这类编程不仅可靠性较高还可以加密。 XILINX公司的FPGA芯片采用RAM型编程，相同集成规模的芯片中的触发器数目较多，功耗低，但是掉电后信息不能保存，必须 与存储器联用。每次上电时必须先对芯片配置，然后才能使用，这似乎是RAM型PLD的缺点，但是ROM型PLD中的编程信息在使用时 是不能变化的，RAM型PLD却可以在工作时更换内容，实现不同的逻辑。 CPLD和FPGA的结构，性能对照： CPLD FPGA PROM 集成规模：小（最大数万门） 大（最高达百万门） 单元粒度：大（PAL结构） 小（PROM结构） 互连方式：集总总线 分段总线 长线 专用互连 编程工艺：EPROM EEPROM FLASH SRAM 编程类型：ROM RAM型 须与存储器联用 信息 ：固定 可实时重构 触发器数：少 多 单元功能：强 弱 速度 ：高 低222222222222222222222222222222222222 延迟 ：确定，可以预测 不能确定 不能预测 功耗 ：高 低 加密性能：可加密 不能加密 适用场合：逻辑型系统 数据型系统 LCA（LOGIC CELL ARRAY）逻辑单元阵列 CLB（CONFIGURABLE LOGIC BLOCK）可配置逻辑模块 IOB（INPUT OUTOUT BLOCK）输入输出块 Spartan-xl系列FPGA的主要特性 SPARTAN-XL系列的FPGA具有低压，低功耗的特点。随着外界提供的电压降低到3.3v，该系列FPGA比在5v电压工作下的功耗降低 了一半。此外该系列FPGA为计数器和算术应用提供了更高的速度，工作频率超过120MHz。 SPARTAN-XL系列FPGA是唯一提供片上RAM代替ASCI设计FPGA产品。这种片上RAM就是可选RAM存储器，可有效的用于FIFO，位移存储等设计。 SPARTAN-XL系列FPGA采用了标准的FPGA结构，主要包括3个部分： 1：可配置逻辑块（CLBs）：CLBs用于实现用户设计的逻辑功能；（包括3个查找表LUT，他们用做逻辑函数发生器，还有两个触发器以及 两组信号多路选择器） 2：输入输出块 （IOBs）：IOBs提供芯片的封装引脚与内部信号连线之间的接口； 3：布线资源 ：其用于CLBs和IOBs的输入和输出之间的连接； SPARTAN-XL系列的FPGA存储器的配置模式主要有两种：单端