fpga实现16位cpu.docxVIP

基于FPGA的16位嵌入式CPU设计专业：物理电子学姓名：李瑞莲学号：201312131595第一章VHDL 的特点1-1 FPGA 的芯片技术现场可编程的逻辑门阵列FPGA 最先是由美国Xilinx 公司在1985 年推出的。FPGA 实际上是用户根据需要设计逻辑功能通过对器件的编程实现功能的专用集成电路ASIC(Application SpecificIntegrated Circuit)，也是ASIC 集成度最高的一种半定制电路。目前FPGA 的生产厂商主要有Altera公司、Xilinx 公司和 Actel 公司等。其中Altera 作为可编程逻辑器件的厂商，它的FPGA 产品有多个系列，如ACEX 系列、Cyclone 系列、Stratix 系列、CycloneⅡ系列等。本课题采用的Altera 公司的CycloneⅡ系列芯片进行研究和开发。1-1-1 FPGA 的结构及工作原理FPGA 是继PAL、GAL、PLD 等可编程器件之后发展起来的，具有与以往的逻辑电路或门阵列不同的结构。Cyclone 系列器件是Altera 公司的一款低成本、高性价比的FPGA，它的结构和工作原理在FPGA器件中具有典型性。因此，将介绍CycloneⅡ系列的FPGA 芯片的内部结构及原理。CycloneⅡ系列的FPGA 的主要由逻辑阵列块LAB（Logic Array Blocks）、嵌入式存储块、I/O 单元IOE、锁相环PLL、嵌入式乘法器和各模块之间的互连线和时钟网络等构成。FPGA 内部结构如图1-1-1所示。图1-1-1 FPGA 的内部结构FPGA 芯片内部有大量的逻辑阵列块LAB，它可以实现组合逻辑、时序逻辑、各种运算，还可以配置RAM 和ROM 等。I/O 单元IOE 是分布在芯片四周，是芯片外部数据与内部数据交换的接口电路，它通过编程可将I/O 引脚设置成输入/输出或双向。嵌入式乘法器（Embeded Multiplers）可以实现一个18×18-bit 乘法和两个独立的9×9-bit 的乘法，一般在CycloneⅡ系列芯片中包含1 到3 个嵌入式乘法器。嵌入式存储块（M4K Blocks）实现数据的读/写和存储等功能，存储块的类型包括True dual-portRAM 、Simple dual-port RAM、Single-port RAM、ROM、FIFO 等。时钟网络由16 个时钟线组成，为芯片内的各种资源如IOE、嵌入式乘法器、嵌入式存储块等提供时钟。锁相环PLL 起到稳定时钟、倍频和调节时钟相位的功能。由于CycloneⅡ 系列的可编程资源主要来自LAB，这里详细介绍一下LAB 的阵列分布。LAB 的阵列分布如图1-1-2 所示。图1-1-2 LAB 的阵列分布逻辑阵列块LAB 以纵横结构分布在FPGA 芯片中，每个LAB 由一系列相邻的LE、LAB 控制信号和LAB互连信号构成。Cyclone 器件的可编程资源主要来自逻辑阵列块LAB，而LAB 是由多个LE 构成的，LE（Logic Element）即逻辑单元，是Cyclone FPGA 器件的最基本的可编程单元。它主要由一个4 输入的查找表LUT、一个可编程的寄存器和进位链逻辑组成，其中可编程的寄存器可以实现多种类型的触发器功能。而每个LAB 中LE 通信是通过内部的局部互连信号完成的。LAB 之间或是LAB 及EAB 之间的空隙是布线区域，这里分布着纵横交错可编程的连线资源，它们实现LAB、EAB、嵌入式乘法器及IOE 之间的相互通信。与以往的GAL、CPLD 基于乘积项的可编程结构不同，FPGA 是基于SRAM 的查找表逻辑形成结构，就是用SRAM（静态随机存储器）来构成逻辑函数发生器。一个N 输入的查找表LUT（Look Up Table）可以实现N 个输入变量的任何逻辑功能，也就是形成2N 个结果。FPGA 是4 输入的逻辑查找表，因此，需要16 个SRAM 存储单元。LUT 查找表的内部结构如图1-1-3 所示。图1-1-3 查找表的内部结构设计者可以对FPGA 芯片内部的LAB 模块 和IOE 模块进行重新编程，FPGA 芯片还具有静态重复编程和动态系统重构特征，使硬件功能可以通过软件编程来实现。FPGA 即弥补了定制电路修改难的不足，又克服了早期可编程器件门电路数目的限制。1-1-2 FPGA 的设计流程在系统设计之前，首先要做的准备工作是论证方案的可行性，然后根据系统的规模和复杂度，选择合适的FPGA 芯片。FPGA 的设计流程实际上就是利用EDA 的编程语言和软件设计工具对FPGA 芯片进行设计和开发的过程。系统设计一般都采用自顶向下的设计方法，首先把设计系统分为若干个功能模块，然后再把功能模块划分成更小的模块单元，这样一直划分下去，